雷达数字波束形成器性能的实验验证

介绍了一种自适应数字波束形成器的原理、组成和实现方法 ,给出了实验结果 ,验证了一些关键技术 ,表明数字波束形成 ( DBF)是提高雷达天线性能强有力的技术。     

基于FPGA＋DSP的数字波束形成的实现

文章就数字波束形成(DBF)技术在雷达信号处理中的应用做了讨论。对数字波束形成原理及其数字实现作了简单的介绍。针对采用数字波束形成技术带来的传输数据量大、工程运算较复杂的问题,设计了一套使用FPGA DSP波束形成系统,这样FPGA多路并行处理的速度快和DSP控制结构复杂,运算速度高、寻址方式灵活、通信机制强大的特点都得到充分的发挥。     

基于DBF的相位干涉仪解模糊原理与实现

由于受到天线间互耦的影响，传统的利用短基线来解相位干涉仪模糊的方法受到了一定的限制．数字波束形成技术由于数字处理的灵活性，可获得超出普通天线的性能，也为解模糊问题提供了一个新思路．在详细介绍数字波束形成的基本原理的基础上，对DBF技术用于解相位模糊的可行性进行了分析与论证．最后结合实际工程项目给出了具体的实现方法．     

基于DSP的直线阵列数字多波束形成的原理及实现

介绍了一种利用多DSP实现基于直线阵列的数字多波束形成方案，通过对直线阵列的特征和数字多波束形成原理的阐述，并结合TI公司TIS320F206硬件的特点利用单波束准实时叠加的方法实现了数字多波束形成的信号处理目的，实验结果表明，采用此种方法多波束形成速度快，扩展性能好．     

基于多DSP的自适应数字多波束形成的并行算法及其实现

在深入研究自适应DBF（数字波束形成）算法的基础上,针对由TigerSHARC201处理器构成的多DSP并行处理系统,提出了一种基于自适应数字多波束形成的并行处理算法。笔者给出了该算法在多DSP并行处理系统上的算法映射,基于此映射方案,比较了SMI、HTP和MTP三种典型DBF算法,并对MTP算法进行了改进。系统试验证明了该并行处理算法具有很好的并行性及实时性,且改进的MTP算法的性能较传统MTP算法有显著提高。     

基于FPGA的多信道全数字高频雷达接收机

基于软件无线电的设计思路,提出了一种多信道全数字高频雷达接收机的设计方案.该方案采用USB2.0接口设计实现雷达系统控制和数据传输任务,并结合Altera公司的CycloneII系列现场可编程门阵列(FPGA)芯片,实现系统同步控制、数字正交解调以及数字下变频.与传统模拟接收机和中频接收机相比,该系统具有硬件结构简单、参数配置灵活方便等特点.系统闭环测试结果验证了方案的正确性及合理性,能够满足工程应用的需求.     

X波段数字阵列雷达的数字收发模块研制

为了提高X波段数字阵列雷达数字收发(Transceiver,T/R)组件的集成度和可维护性,该文采用模块化和集成化的设计思想,研制了一款10通道数字T/R模块。该模块与微带阵列天线直插连接,与信号处理器接口仅为一条高速双向光纤,易于系统集成和扩展。模块采用基于现场可编程门阵列(Field programmable gate array,FPGA)的中频软件无线电架构,实现了任意码长和码型的二相编码波形产生、发射数字波束形成、数字正交调制和解调、数字下变频与基带数据预处理等功能。实测结果表明模块的软件无线电功能正常,且具有低旁瓣和同时多波束形成等优越性能,远场校准后的接收波束方向图旁瓣电平优于-24.5 dB。     

基于带通采样的多通道接收机数字下变频研究

从中频带通采样理论出发,分析了采样频率的选取方法,重点研究了数字多通道接收机方案和数字下变频技术,并对各个模块进行了Matlab仿真和FPGA时序仿真加以验证,结果证明了方案的可行性和正确性,在工程应用中具有一定的参考价值。     

DSP FPGA的DBF基带系统设计

数字波束合成(DBF)数据基带系统设计中,为了实现实时数据传输和处理功能,需要合理利用各种现代电子开发工具.DSP实现数据运算方便,而FPGA则可以达到较高速度,利用二者各自优势,在DSP中,首先进行波达方向估计,并用直接矩阵求逆算法计算权值;而在FPGA中,则完成输入数据的缓存和加权求和,从而实现系统功能.实验结果表明,该方法可以实现波达方向估计,权值求解,加权求和功能,并满足实时性要求.     

基于FPGA的数字波束形成模块设计

雷达数字波束形成的庞大数据量和高实时性要求,决定了数字波束形成模块的复杂性及设计难度。在数字波束形成模块中,高速数据传输和数字波束形成算法均需保证其实时性,因而它一直以来都是雷达系统的关键技术。本文选择高性能FPGA芯片,既完成了多通道高速数据采集,又实现了全阵的实时数字波束形成运算。     

DBF技术在雷达接收系统中的应用

介绍DBF体制雷达的特点和经常运用的关键技术,对接收系统的原理、组成、各部分的特点及实现方法作了详细的说明,着重介绍了中频直接采样技术的原理和数字波形产生技术在该接收系统中的应用,并给出了试验结果.     

高速俯冲SAR多模式实时信号处理系统

针对高速俯冲SAR多模式实时信号处理系统的特殊性,提出了一种设计与实现方案.对高速俯冲SAR应用背景及工作模式进行介绍,并说明了本系统所使用的SAR成像算法.在此基础上,提出了可包容单通道多子图的扫描SAR处理和三通道单脉冲处理的系统架构设计方法,并对其中的关键技术如原始数据流方式、高效率数据共享方法、快速模式切换方法和低功耗休眠功能进行具体描述.挂飞试验的实时处理结果验证了本系统的正确性和有效性.     

卫星通信上行链路跳频快速跟踪干扰抑制的研究

主要研究卫星通信系统上行链路跳频快速跟踪干扰的抑制问题 ,提出采用数字波束形成和跳频相结合的方式来抑制跳频快速跟踪干扰 ,详细分析了跳频快速跟踪干扰的抑制过程及性能。仿真结果证明 :这种方法对抑制跳频快速跟踪干扰是非常有效的。     

一个采用新颖的混合电容切换模式的SAR ADC设计

提出一种应用于逐次逼近型模数转换器的混合电容切换模式。该模式包含两个幅度相同但单调性相反的开关电容阵列, 无需任何额外的稳压电源和电容补偿阵列, 通过差分电压自身的互相补偿, 实现共模电压的稳定。利用上述技术, 基于0.18 μm的CMOS工艺实现一个转换速率为50 MS/s, 分辨率为10-bit的SAR ADC。设计过程中采用开窗逻辑, 减小了比较器输出信号到DAC 控制信号的传输时间; 采用包含自适应延时逻辑的比较环路, 缩短了SAR ADC低位比特的转换时间。测试结果表明, 所设计的SAR ADC在50 MS/s 的转换速率下, 可以实现57.31 dB的SNDR, 1.81 LSB的INL以及0.98 LSB的DNL。     

一种超低功耗模数转换器的设计与仿真

为了降低电子终端设备的功耗,文中提出了一种基于C-2C电容阵列DAC的超低功耗SAR ADC。首先,通过使用C-2C电容和三电平转换方案,文中的电容阵列DAC转换能耗相比传统结构降低99.41%,面积减少87.2%。接着,采用基于动态逻辑的逐次逼近寄存器（SAR）和两级全动态比较降低SAR ADC整体功耗。最后,SAR ADC在180nm CMOS工艺下进行设计与仿真。仿真结果表明:在1V电源电压,100kS/s的采样频率下,ADC的信噪失真比（SNDR）为61.59dB,有效位（ENOB）为9.93位,总功耗为0.188W,品质因素（FOM）值为1.9fJ/Conv.-step。文中设计的超低功耗SAR ADC适用于低功耗电子终端设备。     

谈对FoxBASE＋FoxPro的UPDATE命令解释的诸多问题

对UPDATE命令，要注意，当前table/.DBF中的每个记录，可能在更新table／.DBF中有多个匹配记录．若有多个匹配记录，当前table／.DBF的记录则被每一条匹配记录所更新．若当前table／.DBF中含有同样键值字段的记录，则仅匹配记录的第一条记录被更新．     

谈对FoxBASE+FoxPro的UPDATE命令解释的诸多问题

对UPDATE命令 ,要注意 ,当前table/.DBF中的每个记录 ,可能在更新table/.DBF中有多个匹配记录 .若有多个匹配记录 ,当前table/.DBF的记录则被每一条匹配记录所更新 .若当前table/.DBF中含有同样键值字段的记录 ,则仅匹配记录的第一条记录被更新     

天波超视距雷达信号处理的并行化

在Sun工作站群，Sun HPC Cluster Tools系统和MPI消息传递接口环境下，研究了天波超视距雷达信号处理的并行化，对其两个核心部分二维FFT(距离-多普勒变换)和数字波束形成实现了并行。通过不同粒度并行方案的比较发现，粗粒度方案在MPI环境下具有较好的并行效果，同时在现有硬件和软件环境下进行了方案的比较、选择、可扩展性的分析和设计，实验结果表明，并行处理方案在数据处理的速度和实时性方面有较大提高。