基于完备循环差集的大围长Type-Ⅱ QC-LDPC码的构造

针对当前type-Ⅱ准循环低密度奇偶校验(quasi-cyclic low-density parity-check, QC-LDPC)码的校验矩阵中存在权重为2的循环矩阵(weight-2 circulant matrices, W2CM)导致Tanner图更容易产生短环,从而影响迭代译码收敛性的问题,基于完备循环差集(cyclic difference sets, CDS)提出了一种围长为8的type-Ⅱ QC-LDPC码的新颖构造方法。该方法构造的校验矩阵由权重为0的零矩阵、权重为1的循环置换矩阵和W2CM组成,保留了type-Ⅱ QC-LDPC码的具有更高最小距离上界的优点,改善了码的纠错性能;且Tanner图中无4、6环的出现,译码时具有较快的收敛速度。仿真结果表明:所构造的围长为8的type-Ⅱ QC-LDPC码在加性高斯白噪声信道下采用和积算法迭代译码时具有较好的纠错性能且无错误平层现象。     

基于准循环LDPC码译码软信息的码辅助帧同步算法

确保较低信噪比条件下的系统帧同步,是LDPC码在系统应用中的关键问题。基于最大似然的准则,提出了一种适合准循环LDPC编码系统的码辅助盲帧同步算法。该算法通过计算不同帧偏移处的信道输出软信息向量满足LDPC码校验矩阵中所有校验方程的概率与违背所有方程的概率的对数似然比值,再根据最大似然值对应的信息向量确定最终的帧同步边界。新算法可借助译码器的部分资源来实现帧同步搜索,提高了译码器的利用率,降低了实现复杂度;无需一次完整的迭代译码过程,减少了同步捕获的时间。仿真结果表明,相比已有的码辅助盲帧同步算法,新算法具有较好的帧同步性能;借助新同步算法仿真获得的系统误比特率和帧错误率接近已有的码辅助帧同步算法的译码性能。     

基于有限域构造的QC LDPC码编码器设计

为了降低准循环低密度奇偶校验（quasi-cyclic low-density parity-check, QC LDPC）码编码的复杂度,提出了一种利用近似满秩（approximate full rank, AFR）矩阵实现QC LDPC码的高效编码方案。基于有限域GF(q)乘群、加群构造出AFR校验矩阵,利用AFR矩阵可以快速得到其系统循环形式的生成矩阵。此方案不但可以实现线性化编码,而且编出的码都为系统码。仿真表明,该编码方案对于列重较小的QC LDPC码具有较好的通用性和实用价值。     

多进制准循环LDPC码满秩校验矩阵构造及系统编码

提出了一种多进制准循环低密度奇偶校验（low-density parity-check, LDPC）码满秩校验矩阵的构造方法。该方法基于循环置换方阵,利用随机掩蔽的方法构造出满秩校验矩阵,从而得到具有循环阵形式的系统生成矩阵,并设计出具有线性复杂度的串行和并行多进制LDPC码编码器。仿真结果表明,由此构造出的规则和非规则多进制准循环LDPC码相比于掩蔽前的码字取得了更为优越的误码和收敛性能。     

利用几何图形构造不含小环的LDPC码

对低密度奇偶校验(low-density parity-check,LDPC)码的Tanner图和几何图形之间的关系进行分析后,提出了一种规则的(3,k)LDPC码的构造方法,该方法基于三维点阵实现。通过在一个三维的点阵中构造线,并合理地选择斜率来消除点阵中的三角形结构,从而使得所造的码的圈长为8,三维点阵高度的选择通过一个搜索算法实现,该方法简单有效。在AWGN信道上进行仿真,结果表明利用提出的构造方法所构造的LDPC码具有良好的性能。     

基于存储机制的LT码编译码方法

提出一种基于存储(memory based, MB)机制的Luby变换码的编译码方法,来实现信息在二进制删除信道(binary erasure channel, BEC)中的可靠传输。首先,发送端的编码器采用泊松鲁棒孤子分布(Poisson robust soliton distribution, PRSD)产生普通编码包,同时产生携带存储信息的“存储包”。然后,源源不断在BEC中发送编码包和“存储包”给接收端。接收端的译码器根据接收到的“存储包”的数量不同,采取不同方式对输入包进行译码。如果“存储包”全部被接收,则所有输入包都能通过“存储包”中的存储信息直接获得;如果部分“存储包”丢失,则结合“存储包”和置信传播(beliefpropagation, BP)算法进行译码;如果所有“存储包”丢失,则仅采用BP算法进行译码。仿真结果表明,相比LT码的传统编译码方法,采用PRSD MB方法可以大大降低误比特率,提高编译码效率。     

基于差集表遍历搜索的互素阵列DOA估计器

为降低波达方向(direction-of-arrival, DOA)估计中阵元硬件成本和阵元间耦合,提出基于差集表遍历搜索的互素稀疏阵列DOA估计器。该估计器兼顾低复杂度和高精度的特点。其低复杂度在于:仅需依据互素稀疏阵列的阵元坐标即可构造出差集表,以该差集表为指导,可实现观测阵元的协方差矩阵到Nyquist虚拟阵列协方差矩阵的快速转换,进而借助多信号分类分解实现多目标DOA估计;其高精度在于:差集表遍历搜索措施可提升信号子空间的维度,进而提高了空间谱分辨率。鉴于高频段、低波长的阵列信号处理应用日益展开,该DOA估计器具有较为广阔的应用前景。     

基于完备系统概念的C IM S

总结了计算机集成制造（系统）（ＣＩＭ（Ｓ））概念的发展过程;给出了完备系统的定义;讨论了在完备系统概念下ＣＩＭＳ的有关思想,目标,结构等问题,并提出了ＣＩＭ（Ｓ）的新概念、轮图和分析模型。     

基于信息量的不完备信息系统属性约简

通过引入信息量和条件信息量,对不完备信息系统中属性的重要性进行了定义;针对不完备数据表和不完备决策表提出了一种基于信息量和条件信息量的属性约简启发式算法,该算法的时间复杂度是多项式的.通过实例说明,该算法能得到信息表的约简和决策表的相对约简.     

基于遗传算法的不完备信息系统属性约简方法

提出了一种基于遗传算法的属性相对约简算法。通过在不完备信息系统中引入决策属性支持度的概念,来描述由条件属性所提供的知识对整体决策的支持程度,以此作为启发式信息求出相对核,并将相对核加入遗传算法的初始种群中以加快算法的收敛。同时,在适应值函数中引入惩罚函数,可以保证所求约简既含较少的属性又有较强的支持度,能够获得最佳的搜索效果。该算法通过实例分析,证明是求解属性约简问题的快速有效方法。     

基于码域频域FFT的伪码捕获的改进与实现

在一个数据周期内嵌入M个周期为N的伪码序列,对该数据周期内的伪码序列以伪码周期为间隔进行抽取,得到长度为M的N个新序列,并组成一个N×M的矩阵,然后对该矩阵的每一行进行频域FFT,每一列进行码域FFT,这样就能同时在频域和码域中应用FFT进行伪码捕获,避免了因步进搜索而造成的捕获时间增加.仿真表明了该方法的有效性,并对仿真结果进行了理论分析,给出了硬件实现方案和测试结果.     

基于遗传算法的最优参差码搜索

提出了一种基于二进制编码遗传算法的参差时变滤波器设计,该方法采用遗传算法选择最优参差比使滤波器第一零点尽可能的浅,可在有效抑制杂波的同时避免目标丢失。遗传算法相对于传统最优参差码的选择,是一种全局随机搜索方法,收敛速度快,有利于信息的实时处理。对于米波雷达所做的仿真结果和性能分析验证了该算法的可行性和有效性。     

基于完备模糊规则集的混沌时间序列预测

基于数据挖掘思想，使用置信度度量和改进的梯度下降法，提出一种新的构造完备．模糊规则集的方法来建模和预测混沌时间序列。所提方法通过确定最优输出模糊子集的质心和模糊规则的置信度度量，能够推理数据未覆盖区域的空缺规则，并构造一个完备的模糊规则集，进而解决了混沌时间序列的可预测问题。仿真结果表明新方法是有效和准确的。它能很好地辨识系统的特征，并且提供了一种混沌时间序列预测的新方法。     

基于不完备检测的并联系统维修决策研究

为了提高系统的可靠度,并联技术在重要系统上被广泛地采用.针对并联系统中的两冗余部件在物理性能、工作环境等方面的相似性以及检测时存在不完备的特点,提出了不完备交叉检测策略.为此研究了并联系统在此策略下的不同更新情况和相应的更新概率,以检测间隔和检测次数为优化变量、可靠度为约束、期望维修费用率为目标函数,建立了并联系统的优化维修模型.最后,通过实例验证了模型的有效性和经济性.     

基于SPW的LDPC码的仿真实现

在通信系统设计中，采用先进的仿真工具进行系统建模和仿真，已经成为复杂系统设计必不可少的环节。SPW是一个先进的通信系统建模、仿真工具，它具有非常灵活的自定义模块能力。LDPC码是近来出现的一种高效纠错编码，具有比turbo码更强的纠错能力。在介绍了LDPC码原理的基础上，将LDPC码封装为自定义模块，并在SPW环境中仿真了LDPC在AWGN信道和Rayleigh衰落信道下的性能，得到了预期的结果。     

基于正交特性的短码直扩信号伪码序列盲估计

在短码直扩信号伪码序列的估计中,当使用特征值分解(eigenvalue decomposition,EVD)算法、奇异值分解(singular value decomposition,SVD)算法和压缩投影逼近子空间跟踪(projection approximation subspace tracking with deflation,PASTd)算法来估计伪码序列时,存在着当最大特征值和次大特征值相近时最大特征向量会受到干扰,进而影响伪码序列估计的问题。针对此问题,提出了一种基于正交特性的伪码序列估计算法。在已知码片速率和伪码周期的前提下,该算法首先把接收信号划分成长度为两倍码元宽度、数据重叠50%的数据段,然后用SVD估计出最大特征向量和次大特征向量,由于最大特征向量和次大特征向量是相互正交的,可以利用两者的正交特性来估计扩频序列。该算法不但能在信号失步时间未知的情况下估计伪码序列,而且仿真结果表明该算法具有稳定性高,需要的数据量少和能在低信噪比下有较好的估计性能等优点。     

基于LDPC码与星座旋转准正交STBC的级联编译码方法

在4×4多输入多输出(multiple input multiple output, MIMO)系统中,为了同时达到全分集增益和全速率数据传输,进而达到降低系统误码率及提高系统可靠性的要求,提出将低密度奇偶校验(low density parity check, LDPC)码与基于星座旋转的准正交空时分组码级联的编码方案,并找出了在全数据传输速率的前提下能够获得满分集增益的最优旋转角度。仿真结果表明,该级联编码方案误码率低于传统的LDPC编码与空时分组码级联的编码方案,在误码率为10^-5的情况下,比LDPC码与正交空时分组码级联的编码方案有8 dB左右的增益。     

基于EXIT图的PCGC码子码校验矩阵研究及仿真分析

传统的PCGC(Parallel Concatenated Gallager Code,并行级联Gallager码)在设计子码时主要依据子码的MCW(Mean Column Weight,平均列重)参数,没有考虑信息节点的度分布的影响。利用基于互信息的EXIT(Extrinsic Information Transfer,边信息转移)图工具,通过计算机仿真,分析获得子码输出增益曲线,并通过构造迭代轨迹来对比分析校验矩阵信息节点度分布对译码性能的影响。仿真结果表明,传统的LDPC(Low Density Parity Check,低密度奇偶校验)码校验矩阵设计的设计准则在PCGC子码设计中并不适用。     

基于FPGA的Turbo码译码算法实现

在分析Turbo码编译码中MAP类译码算法的基础上,重点研究了Max-Log-MAP译码算法的工程实现方法.为解决Turbo码译码嚣FPGA实现时的复杂性高、存储量大的问题,提出了一种基于FPGA的优化译码器结构和译码算法实现方案,有效减少了存储容量,提高了处理速度,并在Altera的EP2S90芯片上实现了10MHz速率的Turbo码译码器,通过时序仿真验证了译码结构的有效性.     

基于过完备字典的缺失振动数据压缩感知重构算法

针对振动数据采集过程中由于设备短路或环境变化等诸多因素导致的数据丢失问题,提出了一种基于过完备字典的缺失振动数据压缩感知重构算法。首先利用K 奇异值分解算法对大量振动数据进行字典学习得到过完备字典,然后构建缺失振动数据的采样矩阵作为压缩感知框架下的测量矩阵。最后利用正则化正交匹配追踪算法完成缺失数据的重构。通过振动数据库数据和实测航空发动机振动数据实验表明,所提算法优于传统基于离散余弦变换和离散傅里叶变换的数据修复算法,同时具有一定的鲁棒性。