终端带单一场环的P＋N结击电压分析

利用了平面结击穿电压的归一化表达式,研究了终端带单一场环的P＋N结击穿电压特性,通过解峰值电场方程,给出了确定主结与单浮环最佳间距的简便方法,得到了在未穿通情况下,具有单场保护环平面终端端优化设计的理论公式。     

VDMOSFET终端场板的设计考虑

对最基本的场板结构,通过理论推导,深入讨论了场板下氧化层厚度与击穿电压、氧化层玷污所带正电荷电量之间的关系;又给出了场板长度值与击穿电压和P*区结深之间的关系,为VDMOSFET的结构设计和工艺实施提供了理论的依据。     

巨型功率晶体管场限环研究

通过解联立一维泊松方程得到了场限环结构的电场和电位分布.讨论了环间距、环宽、N-掺杂浓度、结深和表面电荷密度等参数的影响,得出了归一化击穿电压和环间距计算值.用这些计算值可以推算多环间结构的击穿电压和作为场限环设计的依据.     

FP—JTE终端扩展区注入剂量对击穿电压的影响

提出了一种无须进行电离积分的用于高压结终端模拟的边界元素法,分析了下ＦＰ－ＪＴＥ终端结构中扩展区注入剂量对击穿电压的影响,结果表明击穿电压与注入剂量呈线性关系,场板可减弱击穿电压注入剂量的第三性。     

等离子体发生器阴极电位浮动及其影响

分析了等离子体发生器工作时阴极电位浮动的原因及其危害,采用光导纤维传输模块测量放电电压。等离子体发生器大电流放电情况下,发生器阴极电位浮动可达800V。这种电位浮动主要是由连接阴极和高压地的通流回路的等效串联电感引起。等离子体发生器阴极浮动电位导致等离子体发生器阴阳两极间电压测量通道地电位与测量系统中其他测量通道的地电位不等,主放电回路的高电压对测量系统安全构成严重威胁。文中采用光导纤维传输模块隔离阴极电位,消除了阴极电位浮动对测量通道安全的威胁,使测量系统安全工作。     

110V体硅LDMOS器件研究

利用SILVACO TCAD工艺仿真和器件仿真软件研究了110V体硅LDMOS器件的几个重要参数对器件耐压特性的影响,研究结果表明,漂移区剂量存在一个最优值,过大将导致漂移区难以耗尽而使得沟道与漂移区边界发生击穿,而过小则导致漂移区迅速耗尽而在漏端表面发生击穿;衬底浓度低对提高开态击穿电压有一定效果,但低浓度衬底难以在CMOS工艺中使用;场氧与P阱和漂移区的PN结界面距离在零或者略大于零时器件耐压性有最优值;栅极板长度存在最优值,栅极板过长或过短都将使得器件的击穿电压有所降低。     

陷阱理论在聚丙烯电老化试验中的证实

以聚丙烯薄膜为试样，在真空中进行了工频电老化试验，在电老化过程中，同时测量试样的剩余击穿场强和表面电位增量，并在不同电压下测量了寿命时间，实验发现在广泛的电压范围内，在双对数坐标上，试样的的寿命曲线，剩余击穿场和表面电位增量都是折线，且具有相关性，证实了陷阱在介质击穿过程中的决定性作用和寿命的理论公式中幂指数随电场强度范围的不同而变化的理论预言。不管电老化电压如何，试样的击穿都发生在陷阱密度，自由     

加场极板LDMOS的击穿电压的分析

在LDMOS中加入电场控制极板是一种有效的提高其击穿电压的方法,本文分析了PDP选址驱动芯片的LDMOS场极板对其漏击穿电压的影响,指出了场极板的分压作用和场极板边缘效应对击穿电压的影响,给出击穿电压的计算公式,计算结果与实验能够吻合,说明了给出的公式是正确的。     

新型PN结终端技术的研究

在场板工作机理的基础上阐述了一种新型的场板和保护环相结合的P-N结终端技术的工作原理,最后讨论了此终端结构的可行性。     

一种带有浮空阶梯场板的AlGaN/GaN SBD仿真

研究了一种带有浮空阶梯场板的AlGaN/GaN肖特基势垒二极管结构—SFFP-SBD(Stepped Insulator Floating Field Plate).该结构是结合浮空场板,阶梯场板的优点,在反向状态下,浮空阶梯场板和横向场板之间的静电荷影响沟道内的电场,在沟道内形成电场峰值,并且浮空阶梯场的钝化层较厚,场板向阴极方向延伸,浮空阶梯场板的调制沟道作用会更加明显,提升反向耐压效果明显.使用Silvaco TCAD软件对器件的浮空阶梯场板的钝化层厚度和水平位置进行优化,仿真结果显示,钝化层厚度为500 nm,S为0μm时,击穿电压达到最大为-900 V.因此,该器件可以应用在高电压的电路中.     

对保护接地产生的接触电压和跨步电压的探讨

为了防止触电 ,除了应严格遵守安全操作规程外 ,还应采取保护接地措施。电气设备的接地部分与大地零电位点之间存在对地电压。在短路接地回路上 ,人体接触电气设备带电外壳的点与站立点之间存在接触电压。而在距接地体 2 0m范围内 ,人的两只脚之间存在跨步电压。跨步电压较高时 ,人体就会触电。该文对保护接地、接触电压、跨步电压间的关系进行探讨。     

基于衬底偏压电场调制的高压器件新结构及耐压模型

提出一种基于衬底偏压电场调制的薄层硅基LDMOS高压器件新结构,称为SB LDMOS.通过在高阻P型衬底背面注入N~+薄层,衬底反偏电压的电场调制作用重新分配体内电场,纵向漏端电压由源端和漏端下两个衬底PN结分担,器件的击穿特性显著改善.求解漂移区电势的二维Poisson方程,获得表面电场和击穿电压的解析式,研究器件结构参数对表面电场和击穿电压的影响.仿真结果表明,与埋层LDMOS相比,SB LDMOS击穿电压提高63%.     

SOI RESURF器件高压互连线效应的二维解析模型

高压互连线效应是影响集成功率器件性能的重要因素之一.首先提出一个高压互连线效应对SOI横向高压器件的漂移区电势和电场分布影响的二维解析模型,进而得到漂移区在不完全耗尽和完全耗尽情况下的器件击穿电压解析表达式,而后利用所建立的模型,研究器件结构参数对击穿特性的影响规律,定量揭示在高压互连线作用下器件击穿多生在阳极PN结的物理本质,指出通过优化场氧厚度可以弱化高压互连线对器件击穿的负面影响,并给出用于指导设计的理论公式.模型的正确性通过半导体二维器件仿真软件MEDICI进行了验证.     

EAST等离子体击穿阶段真空室上涡流算法研究

托卡马克装置产生等离子体击穿的条件是在真空室区域中达到足够大的环电压以及尽可能大的零场区。在等离子体击穿阶段,由于EAST装置极向场线圈有较大的电流变化,会在真空室上感应出涡流,因此要考虑涡流对环电压和零场区的影响。主要介绍了数值法计算EAST装置真空室上涡流,只有正确计算涡流,才能为EAST实验提供了很好的参考价值。     

对接沟道NMOS结构击穿特性的二维数值分析

对VDMOS－NMOS兼容集成结构击穿时的电场特性进行了二维数值模拟,模拟结果分析表明：在适当的器件几何尺寸与制造工艺条件下,对接NMOS的对接区域对VDMOS－NMOS兼容结构的击穿特性影响很小,对接沟道NMOS结构可以较好地实现VDMOSFET与p阱NMOS电路的兼容集成．同时通过原理性实验对模拟结果进行了验证．     

高压强电场电源绝缘系统分析

对气体、液体、固体及复合绝缘材料的击穿机理进行了讨论,说明了2种电击穿理论即本征电击穿和雪崩电击穿的产生机理及避免方法.介绍了高压强电场电源低压绕组、高压绕组2种绝缘结构的设计方法及所用材料.提出了高压绕组的绝缘结构的2种设计方法即纸满梯形结构和纸不满梯形结构,对比可知110 kV高压静电变压器高压绕组采用纸不满梯形结构可满足相应绝缘要求.     

聚合物的空间电荷效应与电击穿机理

本文采用电声脉冲法,实测了聚乙烯试样中空间电荷分布,在特制的试样上,显示了均匀电场中空间电荷在直流击穿和短路击穿中的极性效应.空间电荷效应、交直流叠加和升压速度的实验结果表明,均匀电场中聚乙烯的击穿规律与极不均匀电场中树枝化的特性是一致的,进一步证明了 Budenstein 的实验发现,即均匀电场中聚合物的击穿起始于界面的树枝化.最后,作者用高氏树枝化新理论,对击穿现象作出了满意的解释.     

降场层对SOI LDMOS击穿特性的影响

借助二维器件仿真软件MEDICI对double RESURF（双重降低表面电场）SOI LDMOS进行了深入研究,分析了降场层的浓度、长度、深度等参数的变化对器件击穿特性的影响.结果表明,无论是降场层浓度、长度还是深度,都存在优值,通过优化这些参数,击穿电压由单RESURF结构的222 V提高到double RESURF结构的236 V,而相应的漂移区浓度由6×1015 cm-3提高到9×1015 cm-3,减小了器件导通电阻.降场层的存在缓解了器件耐压与导通电阻的矛盾关系.     

多层绝缘结构击穿电压的提高

本文通过理论上分析，结合作者多年的实践经验，认为“多层绝缘结构击穿电压的 提高”，对解决油浸电力电缆、电缆头、电容器等多层电介质绝缘问题提供新的设计方案．