2.4 GHz CMOS双平衡混频器的设计

该文设计了工作在2.4GHz基于Gilbert单元为核心的CMOS有源双平衡混频器.为提高变频增益增加了分流源单元.该混频器RF、LO和IF分别为2.40GHz、2.41 GHz和10 MHz.经仿真在2.5 V电压下,取得变频增益(Gc)为11.095dB、噪声系数(NF)为8.836dB、1dB压缩点(P1dB)为-13.6 dBm、三阶输入截止点(ⅡP3)为-3.72 dBm、功耗为13.5 mW的较好结果.该混频器采用TSMC 0.25μm CMOS工艺实现,版图面积(包括pads)为1 mm×1 mm.     

一款工作于2.4 GHz频段的带有源负载的高性能双平衡有源混频器

对带有源负载的CMOS双平衡Gilbert有源混频器的1/f噪声、线性度与转换增益进行深入分析。这款采用PMOSFETs做负载的混频器工作于2.4 GHz频段。为降低混频器的1/f噪声, 利用双阱工艺中的寄生垂直NPN晶体管作为开关, 同时在PMOSFETs处并联最低噪声的分流电路作为负载。运用在PMOSFETs处的高性能运算放大器, 不仅为零中频输出提供了合适的直流偏置电压, 以避免下级电路的饱和, 并能够为混频器提供足够高的转换增益。同时, 在输入跨导(G_m)级电路中采用电容交叉耦合电路能够将转换增益进一步提高。为了增加混频器的线性度, 采用共栅放大器作为输入跨导级电路。这款混频器采用TSMC 0.18m 1-Poly 6-Metal RF CMOS工艺, 在1.5 V电源电压、3 mA的电流消耗下获得了17.78 dB的转换增益、13.24 dB的噪声因子和4.45 dBm输入三阶交调点的高性能。     

单平衡混频器的ADS设计与仿真

介绍了单平衡混频器的工作原理及借助ADS软件设计的步骤,给出设计实例,运用S参数及谐波平衡法对实例进行仿真。由仿真结果验证可行性,通过设计可以看出,利用ADS进行微波电路仿真,可以方便的得出最佳电路设计,指标符合规定值。     

新型高线性度双平衡CMOS混频器芯片的设计

设计了一款用于无线通信射频系统的新型双平衡混频器芯片,该混频器的输出信号中不存在与射频输入信号相关的二次非理想项,具有高线性度.该混频器基于新型乘法器结构,在两个工作于线性区的对称金属氧化物半导体(MOS)晶体管的源、漏两极加入差分射频信号,在其栅极加入差分本振信号,从而以低复杂度方式实现射频信号与本振信号的双平衡混频或相乘;采用差分推挽放大器及源随器作为芯片的输出缓冲接口,改善了芯片与片外电路之间的隔离度,提高了功率增益和输出匹配性能.芯片采用0.18 μm射频(RF)互补金属氧化物半导体(CMOS)工艺流片,实现超宽频带范围内的信号混频或相乘,1 dB压缩点2.9 dBm,三阶交调16 dBm,总功耗25 mW,芯片性能良好,可以满足高性能、超宽带、高速无线通信系统的要求.     

2．4GHzCMOS低噪声放大器的设计

基于0．18μmCMOS工艺,采用共源共栅源极电感负反馈结构,设计了一个针对蓝牙接收机应用的2．4GHz低噪声放大器（LNA）电路．分析了电路的主要性能,包括阻抗匹配、噪声、增益与线性度等,并提出了相应的优化设计方法．仿真结果表明,该放大器具有良好的性能指标,在5．4mw功耗下功率增益为18．4dB,噪声系数为1．935dB,1dB压缩点为-14dBm．     

用于UHF RFID零中频接收机的混频器设计

基于SMIC 0.18.μm CMOS工艺,设计了一种应用于超高频(UHF)射频识别(RFID)系统零中频接收机的混频器.在对传统吉尔伯特混频器的噪声指标进行深刻分析的基础上,采用动态电流注入技术,设计出了一种低噪声、高线性度的混频器.动态注入电路有选择地向跨导级注入适当电流,大大抑制了开关管中的闪烁噪声,从而提高了混频器的整体噪声性能,同时又不影响混频器的线性度.在1.8V电源电压下,仿真显示,该混频器取得11.3dB的噪声系数、-5.58 dBm的输入l dB压缩点、26.04 dB的转换增益.芯片仅消耗7.2 mW功耗,占用404 μm*506 μm芯片面积.     

一种有源双平衡微波混频电路的设计与分析

采用系统分析的方法,从微波混频器基本原理入手,分析了本振反相型平衡混频器性能参数;在此基础上,采用芯片LT5522设计了一种有源双平衡微波混频器;对该接收机实物电路进行测试分析。设计的混频器在输入端添加了镜像抑制滤波器,在前级添加了低噪声放大器,因而使整个下变频电路具有良好的噪声系数,链路噪声系数小于1.2dB,结果满足要求。     

基于吉尔伯特型的CMOS射频混频器的设计

采用多晶电阻作为输出负载、开关对的源极注入电流、共源节点串联电感、驱动级的源简并阻抗方法,提出了一种新型的双通道正交混频器,并采用Candence完成了电路设计.仿真结果表明：在电源电压为1.8V,本振信号输入功率为3 dBm的时,混频器在1 MHz中频处的单边带噪声系数为7.47 dB,在100 kHz中频处为9.35 dB,在10 kHz中频处为16.39 dB;变频增益降为8.46 dB.提高了线性度,且其三阶交调点为8.42 dBm.     

一种低噪声高增益CMOS混频器设计

基于TSMC 0.18μm CMOS工艺,设计了一种低噪声、高增益的混频器.通过在吉尔伯特单元中的跨导级处引入噪声抵消技术以降低混频器的噪声,并且在开关管的源级增加电流注入电路以减小本振端的偏置电流,增大电路的增益.仿真结果表明,混频器工作电压为1.8 V,直流电流为9.9 mA,在本振(LO)频率为2.39 GHz,射频(RF)频率为2.4 GHz时,混频器的增益为12.65 dB,双边带噪声系数为4.23 dB,输入三阶交调点为-3.45 dBm.     

基于ZigBee接收机的2．4 GHz CMOS LNA的设计

采用SMIC0.18μm RF-CMOS工艺,设计了一种符合IEEE802.15.4标准,应用于ZigBee射频接收机前端的2.4 GHz低噪声放大器(LNA),详述了该优化电路结构的设计原理,并给出了仿真结果.仿真结果表明,该LNA在5 mW的较低功耗下,可实现较低的噪声系数(NF=2.9 dB),较大的增益(11.3 dB)和良好的非线性度(IIP3=1.75 dBm),完全满足ZigBee应用的要求.     

1.8 GHz～2.4 GHz的宽带压控振荡器设计

利用微波晶体管的负阻特性,设计出可调范围为1.77 GHz-2.52 GHz的宽带可调压控振荡器（VCO）.通过引入高频衰减电路,改善了VCO在其频带内输出功率的平坦性,并用Ansoft Designer SV软件仿真了VCO的特性.结果表明,带内输出功率稳定在9.96 dBm-10.08 dBm,相位噪声在1.8 GHz和2.4 GHz分别为-113.3 dBc/Hz/600 kHz、-114.9 dBc/Hz/600 kHz.     

2.4GHz非对称缝隙波导天线设计

无线网络技术在近年得到蓬勃发展,而目前无线设备的天线限制了无线通信系统的性能.针对现有无线局域网设备天线增益效果差、传输距离短、成本较高的不足,采用波导缝隙天线原理设计用于2.4 GHz的无线网络通信的非对称波导缝隙天线,为适应不同场合使用要求,设计了6种造型.在理论设计的基础上,采用常见铝合金材料,使用数控铣床加工出试验品,经反复试验和优化,制作出较为成熟的产品.在校园内架设试验网络测试表明:天线增益效果明显,信号传输距离和范围与现有产品比较有很大提升,稳定性好,抵抗恶劣环境能力较强,能够满足正常使用要求,材料成本低廉,便于生产加工.     

2.4 GHz频率合成器可编程分频器设计与实现

介绍了一种应用于802．11b的频率合成器中的可编程分频器．采用级联的异步2分频电路配合相位开关技术,消除了在2．4GHz的高频下分频比改变时产生的毛刺．通过检查初始相位特征信号,解决了由相位开关技术产生的初始相位不确定性问题．仿真结果表明,电路具有很好的稳定性,解决了频率合成器的速度瓶颈;把预分频器调节到合适的直流电平上,可以降低整个电路的功耗．另外,这种除法器有较大的分频比范围,能够应用于不同的设计。     

吉尔伯特型CMOS零中频混频器的设计

利用动态电流注入、共源节点谐振、改善2阶线性度性能技术,应用CMOS工艺,利用Candence设计了一款1.8 V电源电压折叠式Gilbert型有源零中频混频器.电路仿真结果显示,混频器在1 MHz,100 kHz,10 kHz处的单边带噪声系数为6.109,6.71,10.631 dB,频率转换的增益为11.389 dB,输入的3阶交调点为4.539 dBm.