一种两级CMOS运算放大器电源抑制比提高技术(英文)

在解释了传统基本两级CMOS运算放大器低电源抑制比(PSRR)原因的基础上,提出了一种简单电路技术来提高传统基本两级CMOS运算放大器中频PSRR。该方法原理是通过改变偏置结构产生一个额外的信号支路在输出端跟随电源增益,这样在输出端可以得到近似为零的电源纹波增益,从而能提高运放的PSRR。采用0.35μm标准CMOS工艺库,在Cadence环境下仿真结果显示,改进的运算放大器的PSRR在中频范围内比传统运算放大器可提高20dB以上。     

一种高性能低功耗两级全差分运算放大器设计

分析并设计了一种高速、高增益、低功耗的两级全差分运算放大器.该运算放大器用于高速高精度模数转换器中.运算放大器第一级采用增益自举cascode结构获得较大的直流增益,采用2个新的全差分运算放大器替代传统的4个单端运算放大器作为增益自举结构.该放大器采用SMIC 0.18μm CMOS工艺设计,电源电压1.8 V,直流增益125 dB,单位增益带宽300 MHz(负载3 pF),功耗6.3 mW,输出摆幅峰峰值达2 V.     

1.5 V低功耗CMOS恒跨导轨对轨运算放大器

运算放大器是模拟集成电路中用途最广、最基本的部件。随着系统功耗及电源电压的降低,传统的运算放大器已经不能满足低压下大共模输入范围及宽输出摆幅的要求。轨对轨运算放大器可以有效解决这一问题,然而传统的轨对轨运算放大器存在跨导不恒定的缺点。本文设计一种1.5V低功耗CMOS恒跨导轨对轨运算放大器,输入级采用最小电流选择电路,不仅实现了跨导的恒定,而且具有跨导不依赖于理想平方律模型、MOS管可以工作于所有区域、移植性好的优点。输出级采用前馈式AB类输出级,不仅能够精确控制输出晶体管电流,而且使输出达到轨对轨全摆幅。所设计的运算放大器采用了改进的级联结构,以减小运算放大器的噪声和失调。基于SMIC0.18μm工艺模型,利用Hspice软件对电路进行仿真,仿真结果表明,当电路驱动2pF的电容负载以及10kΩ的电阻负载时,直流增益达到83.2dB,单位增益带宽为7.76MHz,相位裕度为63°;输入输出均达到轨对轨全摆幅;在整个共模输入变化范围内跨导变化率仅为2.49%;具有较高的共模抑制比和电源抑制比;在1.5V低压下正常工作,静态功耗仅为0.24mW。     

一种低电压低功耗Rail-to-Rail CMOS运算放大器的设计

基于2 μm CMOS工艺,设计实现了一种2.4 V低功耗带有恒跨导输入级的Rail-to-Rail CMOS运算放大器.采用尾电流溢出控制的互补差分输入级和对称AB类推挽结构的输出级,实现了满电源幅度的输入输出和恒输入跨导;运用折叠共源共栅结构作为中间增益级,实现电流求和放大.整个电路在2.4 V的单电源供电下进行仿真,直流开环增益为76.5 dB,相位裕度为67.6 ,单位增益带宽为1.85 MHz.     

低耗能流水线模数转换器的运算放大器设计与仿真

基于0.13,μm工艺,设计一个用于1.2,V低电压电源的10比特83MSPS流水线模数转换器的两级运算放大器.该放大器采用折叠共源共栅为第一级输入级结构,共源为第二级输出结构.详细介绍了运算放大器的设计思路、指标确定方法及调试中遇到的问题和解决方法.模拟结果显示:该运算放大器开环直流增益可达79.25,dB,在负载电容为2,pF时的单位增益频率达到838 MHz,在1.2,V低电压下输出摆幅满足设计要求,高达1 V,满足了10比特低电压高速度高精度模数转换器的要求.     

一种宽频带大摆幅的三级CMOS功率放大器

设计了一种用于耳机驱动的CMOS功率放大器,该放大器采用0.35μm双层多晶硅工艺实现,驱动32Ω的电阻负载.该设计采用三级放大两级密勒补偿的电路结构,通过提高增益带宽来提高音频放大器的性能.仿真结果表明,该电路的开环直流增益为70dB,相位裕度达到86.6°,单位增益带宽为100MHz.输出级采用推挽式AB类结构,能有效地提高输出电压的摆幅,从而得到电路在低电源电压下的高驱动能力.结果表明,在3.3V电源电压下,电压输出摆幅为2.7V.     

基于0.5μm CMOS工艺的高速运放

设计了高单位增益带宽积、大摆率、宽输出摆幅的运算放大器,该运算放采用了两级全差动结构.设计采用增加1个前馈放大级电路,以此产生1个左半平面零点并与第一个次极点相抵消的频率补偿方案,达到了环路稳定的要求.另外,提出一种新颖的共模反馈(CMFB)方案,使共模抑制比达到62dB,电路采用CSMC公司的0.5μm CMOS数模混合信号工艺设计并经过流片.测试结果表明,在单电源3.3 V电压下,运放的直流增益为65.5 dB,单位增益带宽积达350 MHz以及±2.7 V的输出摆幅.     

适用于OTA-C滤波器的高线性OTA的设计

设计了一种适用于OTA-C滤波器的高线性运算跨导放大器(OTA).该OTA采用新型的乘法器输入级,以获得大的线性跨导输入范围;采用一种新的共模负反馈(CMFB)策略,将主放大器输出电压线性压缩后再引入CMFB电路,以改善传统CMFB结构对OTA输出线性范围的限制.在SMIC.35 μm标准CMOS工艺下仿真,结果显示:输入级的线性跨导差分输入电压范围达到了—2～2 V,等效跨导在1 μS时,直流(DC)开环增益达到了76 dB,共模抑制比(CMRR)为140 dB,电源抑制比(PSRR)为144 dB.基于这种OTA设计了OTA-C二阶低通巴特沃斯滤波器.通过调节OTA的跨导,滤波器在1 pf的负载电容下的截止频率从11 kHz变化至419 kHz;当截止频率为100 kHz时输出为3 Vp-p@100 kHz时的总谐波失真(THD)为—47 dB.     

带共模反馈的CMOS折叠式高增益运算放大器

提出了一种单电源5V供电的带共模反馈的两级折叠式运算放大器结构.折叠式运算放大器的输入共模反馈结构使输出共模电平维持在2.5 V左右,增益可达到90 dB以上,相位裕度为45°,同时增益带宽为33 MHz.     

用于神经信号采集的高PSRR及CMRR植入式模拟前端

针对人体内神经电信号非常微弱、噪声大、环境干扰大等特点,研究与设计了一款应用于神经信号采集的高电源抑制比(PSRR)和共模抑制比(CMRR)的低噪声植入式模拟前端.该模拟前端采用全差分结构来实现模拟前端中的前置放大器、开关电容滤波器及可变增益放大器,使得电路具有较好的电源抑制比和共模抑制比;采用斩波调制技术来抑制电路的低频噪声,并通过带电流数模转换器(DAC)的纹波抑制环路来抑制前置放大器的输出纹波,从而使该模拟前端在具有高PSRR和CMRR的同时能保持低噪声性能.文中采用0.18μm CMOS工艺设计该模拟前端芯片,版图后仿真结果表明,该模拟前端在0.1 Hz~10 k Hz内的等效输入噪声为2.59μV,实现了46.35、52.18、60.02、65.95 d B可调增益,CMRR和PSRR分别可达146及108d B,很好地满足了植入式神经信号采集的要求.     

一种高阶温度补偿的CMOS带隙参考源

介绍了一种基于CSMC 0.5-μm 2P3M n-阱混合信号CMOS工艺的高阶温度补偿的带隙参考源。该CMOS带隙参考源利用了Buck电压转换单元和与温度无关的电流,提供了一种对基极-发射极电压V_BE的高阶温度补偿。它还采用共源共栅结构以提高电源抑制比。在5V电源电压下,温度变化范围为-20～100℃时,该带隙参考源的温度系数为5.6ppm/℃。当电源电压变化范围为4～6V时,带隙参考源输出电压的变化为0.4mV。     

高阶曲率补偿电流模式的CMOS带隙基准源

为获得一个稳定而精确的基准电压,提出了一种适用于低电源电压下高阶曲率补偿的电流模式带隙基准源电路,通过在传统带隙基准源结构上增加一个电流支路,实现了高阶曲率补偿。该电路采用Chartered 0.35μm CMOS工艺,经过Spectre仿真验证,输出电压为800mV,在-40～85℃温度范围内温度系数达到3×10^-6℃^-1,电源抑制比在10kHz频率时可达-60dB,在较低电源电压为1．7V时电路可以正常启动,补偿改进后的电路性能较传统结构有很大提高．     

一种低电压、低功耗CMOS基准电压源的设计

本文设计了一种低电压、低功耗、高电源抑制比CMOS基准电压源。该电路基于工作在亚阈值区的MOS管,利用PTAT电流源与微功耗运算放大器构成负反馈系统以提高电源电压抑制比。SPICE仿真显示,在1V的电源电压下,输出基准电压为609mV,温度系数为72ppm/℃,静态工作电流仅为1.23μA。在1-5V的电源电压变化范围内,电压灵敏度为130μV/V,低频电源电压抑制比为74dB。该电路为全CMOS电路,不需要用到寄生PNP三极管,具有良好的CMOS工艺兼容性。     

Novel high PSRR current reference based on subthreshold MOSFETs

This paper takes full advantages of the I-V transconductance characteristics of metal-oxide semiconductor field effect transistor （MOSFET） operating in the subthreshold region and the enhancement pre-regulator technique with the high gain negative feedback loop. The proposed reference circuit, designed with the SMIC 0.18 μm standard complementary metal-oxide semiconductor （CMOS） logic process technology, exhibits a stable current of about 1.701 μA with much low temperature coefficient （TC） of 2.5×10^-4μA/℃ in the temperature range of-40 to 150℃ at 1.5 V supply voltage, and also achieves a best PSRR over a broad frequency. The PSRR is about - 126 dB at DC frequency and remains -92 dB at the frequency higher 100 MHz. Moreover the proposed reference circuit operates stably at the supply voltage higher 1.2 V and has good process compatibility.     

低电压基准电压源

设计了一个低电源电压的高精密的CMOS带隙电压基准源,采用SMIC 0.18μm CMOS工艺。实现了一阶温度补偿,具有良好的电源抑制比。测试结果表明,在1.5 V电源电压下,电源抑制比为47 dB,在0~80℃的温度范围内,输出电压变化率为0.269%,功耗为0.22 mW,芯片核面积为0.057 mm2。     

差动运放电路仿真分析与最优模型探究

考虑到差动运放电路性能的多样性,在分析中应与实际电路相结合.若外部电阻、输入阻抗R i相同,改变增益条件和电路的共模抑制比K CMR等因素对电路进行了仿真分析.当输入相同信号时,用multisim软件仿真各种电路和对相同信号输入时的抑制能力,并用傅里叶分析(Fourier Analysis)对输出信号分析,探究较理想和合适的差动运放电路.通过比对各类型差动电路,分析得出该类电路中仪用放大器应用的各种优点.文中对差动运放电路的仿真分析与最优模型的探究,可供分析类似电路参考.     

应用于OFDM-UWB接收机的CMOS信号强度指示器

给出一种应用于超宽带零中频接收机的宽带RSSI电路.改进了传统的全波整流器,解决了增大其带宽与减小静态输出电流的矛盾,使其带宽提高到300MHz的同时消除了输出静态电流.采用0.13μm CMOS工艺,芯片面积为1.27mm2.测试结果表明RSSI工作带宽为300MHz,在-64～-4dBm输入范围内,检测误差小于±1.5dB,在1.2V电压下消耗电流10.6mA.     

在芯片可调低电压带隙基准源设计

为高速双模预分频器提供所需的稳定的参考电平,提出了一种基于带隙基准核的在芯片可调低电压带隙基准源电路设计方法,通过在双极型晶体管的附近并联少量电阻,获得数值可调的、常温下具有零温度系数的低电压基准。讨论了运放的反馈环路、失调电压以及开环增益等各项因素对基准电压精度的影响,并给出了相关的分析公式。设计采用0.18μm数模混合CMOS工艺。仿真结果表明,电路的电源抑制比(PSRR)为-48dB,-40℃~+125℃温度变化范围内的温漂系数为8.3×10-6/℃。电路综合性能良好,能满足低温漂、高精度的设计要求。     

一种高性能的低压CMOS带隙基准电压源的设计

提出一种新型的芯片内基准电压源的设计方案,基准电压源是当代数模混合集成电路以及射频集成电路中极为重要的组成部分。为满足大规模低压CMOS集成电路中高精度比较器、数模转换器、高灵敏RF等电路对基准电压源的苛刻需要,芯片内部基准电压源大部分采用基准带隙电压源。研究并设计了一种低功耗、超低温度系数和较高的电源抑制比的高性能低压CMOS带隙基准电压源。其综合了一级温度补偿、电流反馈技术、偏置电路温度补偿技术、RC相位裕度补偿技术。该电路采用台积电(TSMC)0.18μm工艺,并利用Specture进行仿真,仿真结果表明了该设计方案的合理性以及可行性,适用于在低电压下电源抑制比较高的低功耗领域应用。