共查询到20条相似文献,搜索用时 46 毫秒
1.
根据字串行算法,使用字串行加法器、字串行乘法器和延时器基本功能模块,构建了一种基于FPGA的字串行FIR滤波器.与传统的位串行方式相比,构建的字串行FIR滤波器提高了运行速度,减少了硬件消耗,可更好的协调速度与占用面积的关系.并通过几种5阶FIR滤波器实现性能的比较,得出字长N=2的字串行FIR滤波器具有最小的面积—时间积. 相似文献
2.
3.
鲍存会 《陕西理工学院学报(自然科学版)》2012,28(6):19-23
针对现有多串口测控系统数据传输率低,各通信接口之间相互影响且不能并行通信的问题,提出了一种基于FPGA的多通道并行UART接口设计方法。依据RS-232异步通信协议,首先采用硬件描述语言设计了UART接口的波特率发生器、发送模块和接收模块,然后在EP2C8器件上对设计的多通道并行UART逻辑功能进行测试。试验结果表明,该设计方法能够实现10 Hz GPS数据帧和76.29 Hz航向参考系统AHRS数据帧的完整接收,各UART模块之间能并行工作,数据帧传输完整可靠。 相似文献
4.
一种基于FPGA的DES加密算法实现 总被引:1,自引:0,他引:1
讨论了一种基于现场可编程门阵列(FPGA)的数据加密标准算法实现.采取资源优先方案,在轮函数内部设置3级流水线,提高了整体处理速度;在FPGA上实现密钥轮函数和密钥变换函数,减少了相邻流水线级间的逻辑复杂度;采用ROM实现了S盒的变换功能,减少了程序对编译器的依赖性.本方法代码效率高,占用系统资源少,极大地提高了算法的整体性能,其设计已经在Xilinx XC2S100e芯片上得到了实现. 相似文献
5.
卷积神经网络(CNN:Convolutional Neural Network)计算量较大,为达到快速处理数据的目的,需借助硬件手段进行加速.因此,利用现场可编程门阵列(FPGA:Field Programmable Gate Array)并行计算的架构特性,提出了基于FPGA的并行计算加速策略.该策略采用的具体方法包... 相似文献
6.
介绍了实现除法器的恢复余数法、不恢复余数法、倒数除法以及牛顿迭代方法,并针对牛顿迭代方法的缺点,介绍了一种优化算法,此优化算法可以在满足很高精度的前提下,具有很快的收敛速度。最后,基于现场可编程门阵列(FPGA)对各种算法进行了比较。 相似文献
7.
讨论了基于SRAM技术的CPLD/FPCA可编程逻辑器件的编程方法,并以ALTERA公司FLEX10系列器件为例,提出了一种利用微处理器对可编程逻辑器件进行在系统多方案配置的实用方法。该方法成本低廉、简单易行,能在系统复位或上电时自动对器件编程,不仅有效的解决了基于SRAM的CPLD/FPGA器件掉电易失性的问题,而且使单一芯片可以具有多种逻辑功能,实现了该类器件逻辑功能的在系统多方案的灵活配置。 相似文献
8.
本文结合工程实际,介绍一种基于FPGA的信号发生器的软硬升实现方案。利用FPGA接口灵活、编程简单的特点,采用Altera的飓风系列cyclone可编程门阵列芯片和AD公司的AD7847(D/A转换器),实现了信号发生器的设计,并针对工程设计容易出现的问题,给出了解决的思路。 相似文献
9.
韩芝侠 《陕西理工学院学报(自然科学版)》2004,20(4):21-23
介绍了在Max plusⅡ的EDA软件平台上,一种基于FPGA的数字式秒表的设计方法,给出了顶层电路图和各模块的设计。通过编辑、编译和器件编程,将编程器文件以在线配置方式下载到ISP实验板的EPF10K10LC84-4器件中,经实际电路测试验证,达到了预期的设计要求,显示结果正确无误。 相似文献
10.
针对当前现场可编程门阵列(FPGA)嵌入式帧检错与纠错(ECC)电路速度低、可扩展性差的不足,设计了一种新型可扩展的高速流水线型帧ECC电路.它充分利用FPGA回读数据的特征,在FPGA回读数据的同时完成单帧数据的ECC校验,不占用额外的存储资源.每一级流水线的延时相对于整个FPGA配置电路的延时而言是非常小的,不会影响到整个FPGA配置电路的速度.实验结果表明,和Xilinx设计的ECC电路相比,本设计的平均最高工作频率是其1.5倍,平均资源占用率仅为其10%.此外,该帧ECC电路具有良好的扩展性,通过调整流水线的级数就能够很好地适应FPGA配置位流结构的改变. 相似文献
11.
贺晓萍 《湖南理工学院学报:自然科学版》2005,18(4):87-89
介绍了单片机与FPGA异步串行通信的实现方法,给出了系统结构原理框图及其部分VHDL程序,并定义了发送器和接收嚣的端口信号。 相似文献
12.
随着GPS现代化的进行和我国北斗2卫星导航系统的发展完善,特别是GPS L5和北斗B3等长码的应用,传统的捕获方法消耗资源过大或者捕获时间过长,已经很难适应需要。在保证快速捕获的前提下,提出了一种分段串行匹配滤波结合FFT快速捕获的方法,有效的减少了资源的消耗和缩短了捕获时间。首先分析了这种捕获算法的原理和理论推导,并说明了其关键技术的实现。然后和其他两种捕获算法对比分析了SPMF-FFT捕获算法的优劣。最后通过研究该算法的性质,来说明该算法关键参数的设置。 相似文献
13.
14.
介绍了在Windows环境下的串行通信规约及串口操作,并提出两种在Visual C++环境下实现串行通信的方法一种是通过Windows API函数调用实现,另一种是结合Microsoft通信控件实现.分别用两种方法实现通信,并给出在Visual C++6.0环境下的程序框架. 相似文献
15.
中压电力线信道环境恶劣,不同频点下信道输入阻抗存在较大差异,网络模式下的通信节点间的阻抗匹配具有重要意义。在中压配网电力线载波通信信道功率传输模型基础上,推导中压配网主从网络模式下从载波机间的阻抗匹配关系,提出一种基于差分定域的中压配网三点通信的阻抗匹配优化协调算法。该方法通过差分定域法界定寻优范围,在此基础上调整上游从载波机匹配阻抗,保证其接收功率电平大于最低可识别门限值的前提下,使下游从载波机接收功率最大。该协调优化方法可移植性强,优化速度快,相关算例验证了方法的正确性与有效性。 相似文献
16.
针对对等模式下并行决策树分类算法的通信开销太大,提出了一种基于主从模式的FPM_DT并行决策树挖掘算法,此算法综合使用了横向与纵向的数据划分模型,并采用根据分支数据分布情况进行结点分组的策略.实验结果表明,它与对等模式下并行SPRINT分类算法相比,降低了通信开销,具有更好的可扩展性与加速比性能. 相似文献
17.
王秀霞 《海南大学学报(自然科学版)》2012,39(1):30-35
针对传统的阈值算法排序量多、消耗资源大和速度慢等缺点,提出了一种基于FPGA的快速中值选取器的设计方法.介绍了3点排序器和一种基于3×3点的中值选取器及其MATLAB仿真,针对基于3×3点的全流水并行243点中值选取器的结构利用率低,依据FPGA的硬件特点,设计了一种串并行交替的3n点中值选取器的硬件架构,阐述了快速中值选取器的硬件构架设计,对整个系统进行了仿真,并对仿真结果进行了分析说明. 相似文献
18.
介绍了Windows环境下在Delphi语言中利用TComm控件实现上下位机的串行通信编程,并给出了应用范例,此方法简单可靠,使用灵活,便于移植,且实用性较强,可供一般程序员在编写串行通信程序时参考。 相似文献
19.
吴繁红 《江南大学学报(自然科学版)》2004,3(6):587-590,594
PLD器件具有高集成度、高速、高可靠性、在系统编程(或重构)、在系统升级等特点,在电子系统设计中被广泛应用,介绍了Altera公司基于SRAM LUT结构的FPGA器件的PS配置原理,提出了用AT89C51CPU实现FLEX10K系列器件的PS在线配置方法和PC机与AT89C51CPU串行通信方式实现在线升级的方法,采用这种技术不仅改善了系统的工作性能,而且极大地提高了系统硬件功能的灵活性。 相似文献
20.
用Flash单片机对FPGA进行配置的研究 总被引:3,自引:0,他引:3
李大伟 《吉林大学学报(信息科学版)》2003,21(1):82-86
在介绍闪速(Flash)单片机和现场可编程门阵列(FPGA)的基础上,重点研究了用闪速单片机对现场可编程门阵列进行配置的原理与方法,提出了F1ash单片机与进行串行数据传输和并行数据传输的实现方案。其中的硬件是针对应用广泛的AT89系列中的AT89C52 Flash单片机而设计的;而FPGA以AT6002为例,阐述了FPGA的时序要求,并分别对串行数据传输和并行数据传输方式下的比特流进行了详细分析。对配置数据分别存储在内部和外部的存储器中进行了比较,并讨论了配置数据存储的安全性。在一些对空间很敏感的应用中,为了取得更大的空间效益,可以使用具有I2C BUS总线接口的串行存储器。研究表明,用单片机对FPGA进行配置是方便、灵活、有效的,而且切实可行。该方法可以广泛地应用于不同领域。 相似文献