基于LabVIEW的串行进位加法器演示课件设计

计算机组成原理课程中,加法器是讲解ALU部分的重点,理解加法器的工作原理对学生理解CPU加、减、乘、除运算非常关键,而学生往往对该部分内容一知半解,本文根据平时教学的实际情况,设计了一个串行进位加法器演示课件,以帮助学生理解ALU的工作原理。     

基于Tecton的验证系统Violet

在Tecton语言对面向概念的构件进行形式化规范的基础上,创建了Violet验证系统对构件的性质进行自动验证。Violet系统是基于重写技术的验证工具,其主要目的是辅助用户发现和理解构件规范的验证,并建立经过验证的软硬件的构件库。描述了系统在可视化和自动化方面的主要特性,并实现了位交换协议的Tecton规范和系统验证。     

一种基于规则化描述方法的验证技术

基于规则化描述方法已经在很多安全关键领域得到了应用,为了保证系统的安全性与可靠性,在系统投入使用之前必须进行验证。文章总结了目前采用的各种验证技术和工具,提出了一种能够检验文中给出的各种结构性错误的简单、高效、易于实现自动化的算法,并以皮带运输控制系统为实例进行了验证。     

基于FPGA的8位加法器原理图和文本设计法

介绍了8位加法器的两种设计方法原理图设计法和VHDL文本设计法,从而比较出两种方法的优劣,更好的选择设计方法.     

基于FPGA的字串行FIR滤波器的实现

根据字串行算法,使用字串行加法器、字串行乘法器和延时器基本功能模块,构建了一种基于FPGA的字串行FIR滤波器.与传统的位串行方式相比,构建的字串行FIR滤波器提高了运行速度,减少了硬件消耗,可更好的协调速度与占用面积的关系.并通过几种5阶FIR滤波器实现性能的比较,得出字长N=2的字串行FIR滤波器具有最小的面积—时间积.     

基于扩展投影时序逻辑的组合Web服务描述与验证

针对编制方式生成的组合Web服务需要用一个工作流引擎执行这个特征,对投影时序逻辑进行了扩展,并用扩展投影时序逻辑描述和验证组合Web服务.将组合Web服务视为一个基于过程的工作流,将工作流引擎与组合Web服务组成部分的一次不可分割的消息交互抽象为一个原子过程.用扩展投影时序逻辑公式描述原子过程,用扩展投影时序逻辑操作符定义过程组合规则、连接过程描述公式,得到组合Web服务描述公式.通过模拟组合Web执行,可验证组合Web服务满足系统的需求和性质,为提高组合Web服务设计的可靠性提供了依据.     

基于模糊状态描述的不确定因果归纳自动推理机制

文中提出基于模糊语言场和模糊语言结构的知识表示新型框架，并提出能够综合处理模糊不确定性与随机不确定性的广义细胞自动机和广义归纳逻辑因果模型。在此基础上，又提出基于模糊状态描述的新型不确定因果归纳自动推理机制，并讨论其在智能控制器研制中的应用。     

基于线性时序逻辑的业务流程验证

目的为了解决业务流程设计与需求的不一致性问题。方法提出了一种基于XML过程定义语言和线性时序逻辑的业务流程验证方法。结果采用Promela语言描述业务流程模型,线性时序逻辑表示抽象的业务需求,通过模型检测器Spin完成流程的验证工作。结论实现了对流程正确性的判断。     

网络协议描述和验证技术的分析与比较

随着计算机网络与分布式系统的发展，通信协议的设计和实现的复杂性的增加导致了协议程技术的出现．讨论协议形式描述与验证技术的目的与方法，重点介绍了基于FMS、通信演算系统以及Petri网协议验证技术的特点及其优点．     

基于OO技术和ActiveX技术的串行通讯组件的设计

介绍采用面向对象技术进行串行通讯组件的设计以提高通讯部件的重用率.程序代码利用ActiveX技术在Visual Basic 6.0中实现.     

基于Z语言的互联网登陆系统的形式化规格与验证

Z语言是一种基于集合和一阶谓词逻辑的模式规约语言,可产生精确地需求规格说明.本文用形式化语言Z对互联网登陆系统的主要操作模式进行规格说明,接着通过形式化验证,证明设计的规格说明能够满足用户的需求,提高了系统的可靠性和稳定性.     

协议描述和验证的基本方法

简要说明了协议描述和验证的基本概念，示例地介绍构造实现描述和协议验证的基本思想，最后以Ｐｅｔｒｉ网形式给出了ＡＢ协议一例。     

顶层进位级联CLA的算法与设计规则

提出了一种新型加法器结构——顶层进位级联超前进位加法器,该结构将超前进位加法器(CLA)底层进位改为顶层超前进位单元进位．给出了顶层进位级联超前进位加法器延迟时间公式．推导出该结构模块延迟时间公式、最大级联数Km(max)、最优分组方案等重要结果,并归纳出优化设计规则．     

基2的流水式快速傅里叶变换处理机的形式化模型

快速傅里叶变换(FFT)的应用领域非常广泛,其硬件实现方法多种多样。传统的电路正确性验证的方法是模拟,这种方法的主要缺点是不能穷尽模拟全部输入情况,而形式化方法使用纯数学手段证明电路具有某些属性,从而证明其正确性。所以用形式化方法验证FFT电路的正确性具有极强的实用价值。形式化验证的第一步工作是对要验证的电路进行建模,因此本文首先介绍了国内外FFT形式化建模的主要方法和优缺点,然后用重写系统给出了任意N=2M点的基2的流水式快速傅里叶变换处理机的形式化模型,显示了重写系统用于复杂硬件电路建模的优越性,为进一步的电路正确性验证奠定基础。     

并行加法器的研究与设计

首先介绍了常用并行加法器的设计方法,并在此基础上采用带进位强度的跳跃进位算法,通过逻辑综合和布局布线设计出了一个加法器。分析和比较表明,该加法器不仅速度快于超前进位加法器,而且面积和功耗均小于超前进位加法器。     

基于性质描述语言的硬件验证

性质描述语言(Property Specification Language)为描述硬件设计的属性提供了一种标准语言,基于断言的验证方法为硬件的设计和验证提出了一种新的很具有优势的验证方法.用性质描述语言作为断言的验证方法中描述断言的语言,使得断言能够被语法精简、语义严格清晰地描述出来.通过对先进先出队列存储器的设计和断言的描述,以及对断言的验证结果的描述,给出了如何利用性质描述语言写断言的一般方法,然后再进行模拟仿真,找出使断言失败的原因,以便找出设计的错误,并验证了本方法在硬件验证中的有效性.     

基于SystemVerilog的SoC功能验证方法研究

结合最新验证语言SystemVerilog的特点以及VMM（Verification Methodology Manual）验证架构,分别讨论了SoC设计过程中模块验证,集成验证和系统验证的一些改进措施,达到提高功能验证效率的目的。     

基于通信顺序进程的计算机网络通信协议形式化描述

描述和设计计算机网络通信协议时，使用抽象的同步通信机制最为方便。但在实际中，使用异步通信机制将不可避免。基于霍尔的“通信顺序进程”和其他对通信协议描述与设计的理论研究结果，本文提出一个形式化方法，这个方法在不论使用何种实现通信机制的情况下都将保证通信协议的正确性     

基于TLA的Kerberos协议符号化与检测

Leslie Lamport提出的一种新逻辑:行为时序逻辑TLA(Temporal Logic of Actions),它能在一种语言中同时表达模型程序与逻辑规则。AVISPA是基于行为时序逻辑的用HLPSL语言编程的协议安全检测工具。文中提出对Kerberos协议角色化,然后用AVISPA工具对HLPSL编码进行检测,结果表明用基于TLA的检测工具是宜于使用且有效的。