太阳能热泵性能分析软件的开发

采用面向对象软件开发技术,即按面向对象分析OOA、面向对象设计OOD和面向对象编程OOP 3个开发阶段详细介绍了太阳能热泵性能分析软件的开发过程.应用该软件,可获得太阳能热泵在我国50个城市应用时的性能系数全年变化结果,以指导太阳能热泵在不同地区的应用可行性分析.该软件为太阳能热泵设计提供了工具支持,能促进太阳能热泵在我国的应用.     

基于用户需求驱动的文献引证可视化导航工具设计与实现

为引导和辅助用户快速地浏览和检索文献,提高用户面对海量数据资源时对文献资源的利用效率,设计实现了能够按照用户需求进行多层级文献引证可视化导航的系统工具. 通过采用双曲树可视化方法,明确了该工具的技术思路、数据库设计、界面设计、主要功能和关键技术实现. 最后,以专利文献引证为例进行了实证研究. 结果表明本文方法可提高文献引证导航的效率.      

Verilog HDL代码生成与验证工具设计与实现

为规范代码设计模式,提高代码编写效率,减少编码错误,设计并实现了基于设计模式的可视化Verilog HDL代码生成与验证工具.对比现有代码生成方式,参考ZIPC表格设计思想,实现自定义模块模式、模板模式和在线编辑模式三种代码生成模式.最后,通过对代码生成工具的功能测试和性能测试分析,在2000个用户并行访问情况下,系统...     

面向对象技术在单纱强力仪上位机软件包中的应用

面向对象的编程(OOP)是当前计算机软件的发展方向之一。本文介绍了利用OOP技术构成单纱强力仪上位机软件包中各对象的原理,以及软件包“测试平台”的实现方法。由于采用了OOP技术,使得软件源代码简洁、调试方便,极大地提高了软件生产效率。证明了OOP技术是编制上位机软件包(诸如单纱强力仪等纺织机械中计算机软件)的有力工具。     

一种改进的Arnold变换

基于置乱方法,针对载体图像为静态图像的信息隐藏技术进行研究,采用改进的Arnold变换对数字图像进行双向置乱,提高了置乱算法的效率,改善了置乱效果.通过在置乱算法中加入密钥,提高了算法的安全性.该算法简单易行,可作为数字图像信息隐藏和伪装的预处理工具.     

带I2C接口的时钟IP核设计与优化

采用FPGA可编程逻辑器件和硬件描述语言Verilog实现了时钟IP核数据传输、调时和闹铃等功能设计.在此基础上,分析和讨论IP核功能仿真和优化的方法,并通过Modelsim仿真工具和Design Compile逻辑综合优化工具对设计进行仿真、综合和优化,证明了设计的可行性.     

模拟退火方法的改进及其在地震剩余静校正中的应用

分析了模拟退火非线性反演方法随机寻优的特点,提出了一种改进的具有较高计算效率的模拟退火方法,该方法采用数论中的均匀试验设计方法来建立候选解在解空间的均匀分布,少量的目标函数计算就能了解目标函数解空间性质,减少了目标函数的计算次数.理论和实际计算表明该方法具有较高的计算效率.     

一种基于源端数据重删的数据备份和恢复系统设计与实现

针对当前源端数据重删技术中,数据重删效率低、计算指纹耗时长以及频繁操作数据库耗时的问题,设计并实现了一种采用基于源端数据重删技术的数据备份与恢复系统.系统通过在客户端预先将数据流进行分段并采用预处理环形队列进行存储,基于可变分块对数据段进行分块,整个处理过程并发执行,因此该预处理并发计算模块有效缩短了计算时间,而服务端通过用容器存放临近的数据块与索引信息,设计以容器为单位的多级缓存,明显提高缓存命中率.此外,通过使用布隆过滤器与多级缓存减少了数据库的操作频率.仿真实验表明该系统能有效提高数据备份与恢复效率.     

用Verilog HDL开发生物芯片的探讨

为了降低生物芯片的制作成本，使其能批量生产，可采用一种优秀的硬件描述语言Verilong HDL进行开发．用Verilog HDL开发生物芯片，根据自身的设计思路形式化抽象表示电路的结构和行为能提高电路设计效率、缩短芯片制作周期、降低芯片的制作成本，并为大规模批量生产提供有利的条件，因此用Verilog HDL开发生物芯片具有良好的发展前景．     

FIR数字滤波器的FPGA实现

介绍了采用加法器树和线性相位结构在FPFA上实现FIR数字滤波器的方法,并通过Verilog HDL用Quartus II进行了仿真.相对于采用传统的移位相加乘法器和直接型结构的FIR滤波器设计,这种实现方式在性能上有明显的优势,使执行效率得到了较大提高.尤其在滤波器的阶数较大的情况下,优势会更明显.     

工程应用软件开发中的数据处理

提出了工程软件开发中数据的一种处理模式,并结合实际CAD系统的开发介绍了该模式下设计数据文件的建立、调用方法,以及对计算结果的集中统一处理过程。针对工程应用软件所处理数据的特点和使用格式要求,通过设置专用的数据文件管理器和计算结果管理器,使工程应用软件的数据处理功能和处理效率得以显著提高。     

一种基于AOP和UML的分布式仿真架构设计方法

面向方面编程(AOP)是一种新的编程方法,它关注的是系统中横切(Crosscut)了所有组件的关注点(Concern).将AOP和UML结合起来,用来解决分布式仿真中的架构设计和公用服务问题.该方法可以降低代码的冗余度,提高分布式仿真中联邦间公用服务的重用性,弥补OOP在解决横切问题上的不足.     

A front-end automation tool supporting design, verification and reuse of SOC

This paper describes an in-house developed language tool called VPerl used in developing a 250 MHz 32-bit high-performance low power embedded CPU core. The authors showed that use of this tool can compress the Verilog code by more than a factor of 5, increase the efficiency of the front-end design, reduce the bug rate significantly. This tool can be used to enhance the reusability of an intellectual property model, and facilitate porting design for different platforms.     

遗传算法及其工具构造

结合遗传算法的基本原理,讨论了利用面向对象方法构造遗传算法工具的相关问题,并给出了具体的运算实例。实例表明,该工具构造有效,可靠,具有较好的通用性和扩展性,对遗传算法的实际应用有积极作用。     

基于SmartFusion的UART电路设计

本文提出了基于SmartFusion的UART的设计,阐述了通用异步收发器UART的功能特点,使用了硬件描述语言Verilog对各个模块进行了介绍,并给出了仿真结果。将UART核心功能放到FPGA中可以大大提高SmartFusion内Cortex-M3的执行效率,整个UART接口电路结构简单、升级方便、稳定性高,可以将其灵活的应用到各个通信系统中。     

基于Verilog的量程自转换数字频率计

本文运用Verilog语言,采用自顶向下的电子系统设计方法,在QuartusⅡ5.0软件环境下,将设计的数字频率计分为5个功能模块分别是分频模块、控制模块、计数模块、锁存模块和显示模块,然后将这五个模块一起生成最终的顶层文件,利用CPLD器件实现了量程自转换,测量精度较高,可以正确显示的数字频率计的设计。     

基于OpenLane的ASIC设计工具研究

当前我国专用集成电路（ASIC）设计工具主要依赖欧美技术,国内缺少相关完整的ASIC设计工具,针对以上情况,提出了一种基于OpenLane的ASIC设计工具的设计方案,以Gambas开发环境为基础,利用插件技术实现对OpenLane工具链的集成,完成基于OpenLane的ASIC设计工具——EasyASIC,该工具能够为ASIC设计提供工程管理、代码编辑、Verilog代码的编译、仿真、配置OpenLane初始化文件、生成GDSII文件、GDS2D显示（KLayout）和GDS3D显示等功能,实现ASIC设计自动化,并用该工具对32bit有符号乘法器进行功能验证测试。实验结果表明,EasyASIC能够在国产Deepin操作系统下流畅运行,实现32bit有符号乘法器从RTL描述到GDSII文件的转换,该工具有很强操作性和易用性,对于提升我国集成电路设计工具软件产业发展具有一定的借鉴和参考意义。     

CNC 系统对用户加工程序的前置处理技术

在以ＳＴＤ总线为基础的多ＣＰＵ紧耦合数控系统中，采用了缓冲区技术，公用存储区技术，并较合理地处理了机床补偿信息和使用绝对坐标系、相对坐标系混合编制用户零件加工程序等问题，较好地解决了影响数控机床加工生产率的用户加工程序前置处理问题，提高了ＣＮＣ系统的实时处理能力。     

CLIPS中的面向对象程序设计

面向对象作为一种新的程序设计技术也影响着专家系统的研制开发，本文讨论了面向对象技术与专家系统的联系和特点，描述了专家系统工具ＣＬＩＰＳ中的面向对象程序设计技术。