6.2～9.4GHz DC-OFDM超宽带接收机射频前端设计

设计了一个用于6.2~9.4 GHz超宽带中国国家标准的接收机射频前端.通过采用共栅输入、电容交叉耦合的低噪声放大器和正交跨导级合并的折叠型混频器,实现了对UWB小信号的放大和下变频.设计方案采用TSMC 0.13μm 1P8M RF CMOS工艺流片验证并进行测试.测试结果表明,输入匹配在6.2~9.4 GHz频段内...     

0.25 μm CMOS蓝牙射频接收机前端

采用TSMC 0.25 μm CMOS工艺，设计了一种2.4 GHz CMOS低中频结构的蓝牙射频接收机前端.整个接收机前端包含全差分低噪声放大器、混频器以及产生正交信号的多相滤波器.叙述了主要设计过程并给出了优化仿真结果.采用Cadence SpectreRF进行仿真，获得了如下结果：在2.5 V工作电压下，中频输出增益为21 dB，噪声系数为7 dB，输入P 1 dB为-21.3 dBm，IIP3为-9.78 dBm，接收机前端总的电流消耗为16.1 mA.     

应用于OFDM之3．1～8．0GHz超宽带接收机前端芯片设计

使用TSMC0．18μmCMOS工艺实现3．1～8．0GHz超宽带接收机前端电路芯片设计,并利用ADS软件进行仿真、电路参数调整。电路架构包括：单端输入差动输出之超宽带低噪声放大器、Balun（Balance-unbalance）以及差动输入／输出的超宽带降频混频器,主要特点是在低噪声放大器输出端和混频器之间加入Balun,提升电路性能并减少芯片面积。芯片测试结果：在供给电压1.8V下,频宽为3．1～8.0GHz,S11〈-15。3dB,转换增益为24．6dB,功率消耗为37.98mW;包台接脚,芯片面积0．985（0.897×1.098）mm2。     

接收机射频前端电路的仿真设计

软件无线电的基本思想是构建一个通用的硬件平台,将模数转换尽可能的靠近天线,并尽量通过软件来实现无线电功能。作为软件无线电关键技术之一的射频前端技术,射频前端主要完成低噪声放大、滤波、混频等功能,实现模拟射频信号和模拟中频信号之间的转换,从而解决A/D和D/A的速率、精度等无法达到对射频模拟信号直接进行采样的问题。以直接变频结构为基础,在确定集成芯片的基础上进行了接收机射频前端电路的仿真,并对仿真结果进行了分析。     

1．8GHz基站前端射频低噪声放大器的仿真与实现

介绍了一种1．8GHz基站前端射频低噪声放大器（LNA）的设计方法，采用Agient公司的仿真软件ADS对其进行了仿真和优化，同时完成了实物加工和测试．测试结果表明，采用本方案设计的LNA增益约为12.5dB，噪声系数约为1．3dB，性能稳定，完全达到了通信接收机中对LNA指标的要求．     

2.4 GHz频段射频前端高线性度SiGe低噪声放大器设计

为满足高性能射频前端接收部分对高线性度的需求,基于SiGe BiCMOS工艺设计并实现了一款工作在2.4 GHz频段的高线性度低噪声放大器（Low Noise Amplifier,LNA）.该放大器采用Cascode结构在增益与噪声之间取得平衡,在Cascode结构输入和输出间并联反馈电容,实现输入端噪声与增益的同时匹配.设计了一种改进的动态偏置有源电流镜以提升输入 1 dB压缩点及输入三阶交调点的线性度指标.为满足应用需求,LNA与射频开关及电源模块集成组成低噪声射频前端接收芯片进行流片加工测试.测试结果表明：在工作频率2.4 ~2.5 GHz内,整个接收芯片增益为14.6 ~15.2 dB,S11、S22<-9.8 dB,NF<2.1 dB,2.45 GHz输入1 dB压缩点为-2.7 dBm,输入三阶交调点为+12 dBm.芯片面积为1.23 mm×0.91 mm.该测试结果与仿真结果表现出较好的一致性,所设计的LNA展现出了较好的线性度表现.     

中子管射频离子源前端电路设计

设计了一套中子管用小功率射频离子源前端电路.该射频离子源前端电路主体由MC1648压控振荡器产生的信号源、功率放大器、耦合天线及阻抗匹配电路等部分组成.利用Smith圆图对前端电路主体进行了设计研究,结果实现了可产生稳定工作频率13.56MHz、最大输出功率为4 W的高频正弦波.     

射频前端低噪声放大器设计研究

随着无线通信的迅猛发展,提高了对射频技术的要求。针对射频前端的低噪声放大器设计进行了研究和分析,并且利用计算机软件进行仿真和分析。     

射频前端低噪声放大器设计研究

随着无线通信的迅猛发展,提高了对射频技术的要求.针对射频前端的低噪声放大器设计进行了研究和分析,并且利用计算机软件进行仿真和分析.     

导航接收机数字化射频前端的设计与验证

针对传统导航接收机射频前端在实现多频点信号接收时复杂度高、灵活性差的问题,提出了一种基于直接射频采样的数字化射频前端设计方法．该方法针对整个导航频段信号主要集中在低频和高频2个频段的特点,将这2个频段视为2个整体的带通信号,通过多带通信号采样率选择算法选定射频直采的采样率;由于采样率较高,设计了一种滤波抽取网络来降低数据速率,它利用了射频直采专用A／D可输出半采样率数据的特性,最终实现了各频点导航信号的下变频和分离．该设计方法只需修改软件就可实现多频信号接收,使得系统灵活性大大增加．实验证明该方法是有效的．     

K波段低噪声集成片上CMOS接收前端设计

基于TSMC 90nm CMOS工艺,设计实现K波段片上集成CMOS接收前端。接收前端由两级差分共源共栅结构低噪声放大器、双平衡吉尔伯特单元结构下变频混频器组成。射频输入、本振输入以及模块间采用片上巴伦进行匹配。测试结果表明,在射频输入频率23.2GHz时,转换增益为27.6dB,噪声系数为3.8dB,端口隔离性能良好,在电源电压为1.2V下,功耗为35mW,芯片面积为1.45×0.60mm2。      

超高频RFID读卡器接收前端低噪声放大器设计

基于0.5 μm CMOS工艺设计了一种应用于超高频段射频识别系统读卡器接收前端的低噪声放大器.该电路采用带有源极退化的单端共源共栅结构,借助Cadence仿真环境完成了电路的仿真分析.仿真结果表明,在中心工作频率922.5 MHz上,电路具有良好的性能,各指标分别为:噪声系数(NF)0.828 4 dB,输出增益(S21)23.37 dB,输入反射系数(S11)-36.65 dB.输出反射系数(S22)-58.03 dB,反相隔离(S12)-44.79 dB,三阶交调点(IIP3)-13.157 2 dBm.     

一种微型化低噪微波AGC接收模组的设计

针对超微型化、低成本的微波低波段混合集成电路的要求,设计一种微型化2 GHz低噪声、高选择性、自动增益控制(AGC)接收模组.该放大模组通过对微型化的低噪声放大、高选择性滤波、平衡混频、电调衰减等电路的设计,采用超微细微带薄膜工艺,在68 mm×18 mm×0.5 mm陶瓷基片上制作,具有集成度高、体积小的特点,适合作为无线通信接收电路.在1.8～2.2 GHz范围内,其增益≥50 dB,噪声系数≤0.9 dB,带外抑制≥40 dB,AGC≥30 dB.     

CDMA低噪声放大器的研究与设计

介绍CDMA低噪声放大器的设计．分析设计中需注意的关键问题并给出相应解决措施。给出了实测的该低噪声放大器的各项性能指标。     

探空湿度传感器的信号调理电路设计

针对高空气象湿度测量对高精度和低噪声提出的需求,设计了一种基于电荷放大器原理用于探空湿度传感器的微弱电容检测电路。该电路由晶体振荡电路、电荷放大器电路、整流滤波、A?D转换、MCU等部分组成。实验结果表明：研制的检测电路具有较强的抗杂散电容性能,线性度良好,准确度优于0.04%,对于标称100 pF的待测电容,噪声引起的误差仅相当于待测电容的100 PPM（百万分之一）,约10 fF,能满足高空探测的要求。     

基于级连网络的低温放大器设计方法

为了获得低温放大电路最佳的驻波比和噪声温度,运用级联二端口网络概念,通过矩阵变换方法,给出电压驻波比、增益和噪声系数的显式公式。为分析晶体管源极电感性网络对最佳噪声设计的影响,计算了最佳噪声信源阻抗的校正公式,用于选择合适的源极匹配网络。用上述方法设计的码分多址(CDMA)频段低温微带混合型放大器,低温(77K)实际测量得输入驻波比1.3,输出驻波比1.7,增益大于18dB,等效噪声温度不大于30K,与设计相符,证明提出的优化函数和改进的噪声模型是准确的。     

光电检测电路中的噪声匹配条件及工程近似估算方法

根据低噪声电路理论,应用解析方法推导出了光电探测器与前置放大器噪声匹配条件的理论修正表达式,并对工程近似估算光电检测电路噪声系数方法进行了讨论。     

无线接收机RF前端研究

移动通信的迅速发展,对无线接收机提出了严格的要求,既低功耗,高可靠性、低价格,以及更小的尺寸。接收机射频前端的设计是实现这一的关键。本文从无线接收机前端的拓扑民路技术、实现了工艺三方面概述了无线接收前端设计的进展并将来的发展进行进行了探讨。     

2．4GHzCMOS低噪声放大器的设计

基于0．18μmCMOS工艺,采用共源共栅源极电感负反馈结构,设计了一个针对蓝牙接收机应用的2．4GHz低噪声放大器（LNA）电路．分析了电路的主要性能,包括阻抗匹配、噪声、增益与线性度等,并提出了相应的优化设计方法．仿真结果表明,该放大器具有良好的性能指标,在5．4mw功耗下功率增益为18．4dB,噪声系数为1．935dB,1dB压缩点为-14dBm．