微型无线便携式随身听的设计与制作

所设计的微型无线便携式随身听,采用高频电子技术,在原有随身听的基础上增加了发射器和接收器两部分,从而使随身听主机与耳机分离,实现了无线收听.     

环回地址引发的EBGP振荡分析与研究

BGP协议是一个带有许多可增强特性与控制机制的距离向量路由协议．它为自治系统（AS）提供无环的域间路由信息,并能对进出AS的数据根据特定的策略进行调控．随着BGP服务在骨干网络应用的加强,BGP的稳定直接关系到互联网的稳定运行,是使互联网络具有可扩展性和可持续性发展的基础．在EBGP对等体中,通过环回口更易在多条连接上实现负载均衡,但同时,在特定的网络拓扑和配置下,会引发路由振荡．分析了使用环回地址建立的2个AS间的EBGP路由,会出现导致BGP路由振荡的产生的情况,并展示了多种导致振荡的可能性,提出了如     

一种高能效双发射处理器的设计与实现

为了提高高能效处理器的性能,基于ECore嵌入式处理器平台,在单反射按序流水线结构中引入两种轻量化的超标量结构——压缩指令双发射结构和选择性重命名结构。在Verilator生成的C++模型上进行的模拟实验结果表明,通过增加压缩指令双发射结构,流水线双发利用率平均值达到28%。通过增加选择性重命名结构,因名称冒险导致的流水线停顿占比从7.2%降至0.6%。相对于优化前,处理器的IPC提升4.8%,而功耗仅增加2.5%。     

Costas环载波同步的FPGA实现

本文研究了基于软件无线电工程应用的Costas环载波同步的数字实现方法,对环路的关键指标进行了数学分析,并根据模拟滤波器的数字实现方法将模拟Costas环进行数字方式的实现。仿真结果表明数字化后的载波同步环路可以很好地提取原始载波,并可推广到多进制的PSK的载波提取应用中。     

一种基于FPGA数据中继器的设计与实现

分析了数据转发与链路延伸的技术特性,提出基于FPGA数据中继器的设计结构。解决了由于存在损耗,在线路上传输的信号功率会逐渐衰减,衰减到一定程度时将造成信号失真,而导致接收错误的问题。并对基于FPGA的数据中继器的性能进行了测试。     

基于FPGA的可配置伪随机序列发生器的设计与实现

 设计实现了一种数据率可调,m序列级数可配置的伪随机序列发生器.该设计在线性反馈移位寄存器基础上,通过线性反馈函数来产生模最长的m序列,并利用FPGA的可重构性与灵活性,采用硬件描述语言VHDL进行设计,使用Quartus Ⅱ 8.0进行综合布线,最终适配到DE2开发板用示波器等设备进行了测试.系统设计具有结构简单、安全性高、运行速度快、灵活性强,可被广泛应用于网络、通信、信息安全等领域.     

一种基于分布式算法的FIR滤波器设计与实现

提出了基于分布式算法的FIR数字滤波器的实现方法。给出了在FPGA中采用查找表实现算法的系统结构,并在QuartusⅡ环境下完成仿真与综合,验证了该算法的正确性和高效性。     

一种基于NiosⅡ的加密算法设计与实现

在分析DES算法常规硬件设计方法基础上,提出了一种基于NiosⅡ加密模块组件的硬件和软件设计方案。介绍了SOPC技术和DES算法原理,采用基于NiosⅡ嵌入式软核处理器的系统设计方案,定制相匹配外围设备集成于一块FPGA硬件上,并在NiosⅡ中嵌入C程序。采用这一技术设计的SOPC芯片硬件资源利用率得到了显著的提高,降低了系统成本,具有灵活的现场可更改性。     

基于可见光LED的无线语音通信系统的设计

常见的无线通信有射频通信、红外等,但是射频通信受无线频段限制,红外对人眼有很多影响,而且功率受限,本系统采用可见光LED实现无线通信,属于模拟通讯,利用VCO实现调频,PLL实现解调,使用基本光学及电子元件,包括发光二极管(LED)、光电接收二极管、电压控制振荡器(VCO)、锁相环(PLL),具有优良的信噪比(S/N)的特点的语音传输.作为一个光电的设计方案,该系统成功的集成了自由空间光通信、频率调制、信号处理和模拟电子设计.     

基于FPGA的QPSK解调器设计与实现

全数字调制解调技术具有多速率、多制式、智能性等特点,这极大的提高了通信系统的灵活性和通用性,符合未来通信技术发展的方向。采用FPGA设计芯片技术对QPSK解调器实现了设计研究,将解调器中原有多种专用芯片的功能集成在一片大规模可编程逻辑器件FPGA芯片上,实现了高度集成化、小型化。实际研究仿真表明,该方案具有突出的灵活性和高效性,为设计者提供了多种可自由选择的设计方法和工具。     

基于FPGA的数字误码测试系统设计与实现

设计了逐位比较型数字通信误码测试系统．首先,分析了误码测试系统的基本架构及其各组成功能模块;其次,讨论了误码测试系统中各关键模块的实现方法;最后,利用QuartusII7．2软件平台对设计的数字误码测试系统进行了仿真分析,验证了设计的正确性．     

一种基于环路结构的RFIC内建自测试方法

提出一种基于环路(Loopback)测试的内建自测试(BIST)方法。为了基于环路结构的内建自测试, 设计了一种可编程CMOS衰减器。具有内建自测试(BIST)电路RF收发器的测试结果表明, 此方法能够正确检测出系统故障, 可以应用于生产测试, 并能减少测试时间和测试成本。     

32路可编程MFC/DTMF信号收发器的设计与实现

采用单片DSP实现 32路时隙MFC/DTMF的收发系统 ,系统以插卡的形式与主控板相连 ,可应用于中小型CTI交换机中 ,测试结果符合《邮电部电话交换设备总技术规范书》规定的各项技术指标 ,和同类系统相比 ,本系统具有体积小、处理密度高、性能价格比高、接口方便的优点 .     

一种低复杂度LDPC译码器的FPGA设计与实现

利用切比雪夫多项式良好的逼近性,提出了基于切比雪夫多项式拟合的BP译码算法,并将该算法在FPGA上进行了实现.该算法利用切比雪夫多项式拟合算法对传统BP算法中的复杂函数进行拟合,用少量的乘法和加法运算代替传统BP算法中的复杂函数.此外,调整得到的多项式系数,使其便于硬件实现.同时,提出一种基于移位运算的切比雪夫结构,减小因乘法器的实现带来的复杂度;并提出基于流水线设计的半并行结构,设计并实现了低复杂度的BP译码器.实验结果表明,相比于相关工作,这种结构能有效减少硬件资源.     

一种图像边缘检测FPGA实现的快速设计方法

基于硬件描述语言(HDL)或者逻辑图的设计方法难度较大,周期较长,利用Xilinx的高层次AccelDSP设计工具,按照约定的编程规则,可以将MATLABM语言编写的算法快速转变为FPGA实现.简要回顾了图像边缘检测的基本原理,给出了Sobel算子边缘检测算法的实现流程,核心代码和硬件时序仿真的结果.设计过程表明,基于AccelDSP工具的设计方法较好地降低了设计难度,提高了效率.     

移动多媒体广播系统中LDPC编码器的设计与实现

本文设计了一种符合移动多媒体广播国家标准中的信道编码解决方案,并进行了仿真,结果表明标准中的QC-LDPC码在AWGN信道中极低信噪比情况下仍具有较好的纠错性能.同时根据标准所采用LDPC码的特点,分析了QC-LDPC编码的FPGA实现方法,针对T-MMB标准中准循环编码矩阵特点,采用流水线技术和并行结构相结合的方法,使编码器在结构、存储空间和时序上得以优化,提高编码效率.实现上述基于T-MMB标准的LDPC实时硬件编码器,在实时性、资源利用率方面均达到了预期的设计要求,具有良好的应用价值.     

基于DSP与FPGA的ARINC 429总线收发系统设计

为了满足目前航空电子设备对429总线通信的广泛需求,设计了一种改进的ARINC429总线收发系统。首先简要介绍了ARINC429总线的特点,系统中数据信息的传输严格依据总线规范来实现,数据收发核心单元由HS-3282和HS-3182等ARINC429专用器件构成。其次,给出了基于DSP和FPGA的系统硬件设计和软件流程。整个系统以DSP为控制单元,通过对FPGA编程来实现系统的逻辑设计。实验结果表明该总线接口能够完成高速429数据通信的要求,具有可靠性好、传输准确、集成度高等优点,可广泛应用于航空电子设备通讯领域。     

一种基于FPGA的信号发生器设计实现

应用VHDL语言及QuartusII软件提供的原理图输入设计功能,结合电子线路的设计加以完成一个可应用于数字系统开发或实验时做输入脉冲信号或基准脉冲信号用的信号发生器,它具有结构紧凑,性能稳定,设计结构灵活,方便进行多功能组合的特点,经济实用,成本低廉。     

基于FPGA的RS译码器的设计与实现

采用改进型Berlekamp_Massey（RiBM）算法设计并实现了基于FPGA的符合DRM_DCP接口协议的RS（255,207）译码器,可实现对每个码字（255个码元）中不多于24个码元的错误进行纠正。此外,介绍了设计中所采用的一种层次化数字信号处理IP的设计流程,可有效的提高设计和验证的效率。     

基于FPGA的Turbo码译码器设计与实现

对Turbo码的Log-MAP译码算法进行了研究,引入滑动窗技术对Log-MAP译码算法进行了优化,并设计了适合硬件实现的流水线结构的译码器。结合3G标准规定的数据速率,对译码器和交织器进行硬件电路的设计和FPGA实现。仿真结果表明所设计的电路在译码性能和延迟方面满足实际要求,具有一定的实用价值。