基于门控时钟技术的时钟树低功耗研究

以TSMC 40 nm工艺为基础,使用Synopsys最新布局布线工具ICCII进行时钟树综合.首先利用传统门控时钟技术来降低时钟树动态功耗,在此基础上,提出了一种有别于传统门控时钟技术的新方法.实验结果表明,传统门控时钟方法在两种不同的场景(scenario)下分别降低动态功耗75.36 mW和136.84 mW,虽然不同scenario降低的动态功耗值不同,但是降低功耗的效果是一样的,降低幅度均为22%.新方法又可以进一步降低34.05 mW的动态功耗,降低幅度为12.5%,低功耗效果显著.     

一种低功耗异步FIFO在ASIC中的设计

为解决PCI视频采集卡中跨时钟域数据准确传输的问题,提出一种低功耗的异步先进先出(First In First Out,FIFO)存储器模块的实现方案.为适应大量的视频数据猝发传输设计一种宽为36位、深为256的异步 FIFO,基于低功耗设计思想,使用格雷码地址编码以有效抑制亚稳态,增加了门控时钟电路.该模块已经过测试...     

通用异步接收发送器的低功耗设计

讨论了在DSP微处理器片上集成通用异步接收发送器（UART）的低功耗设计方案．给出了门控时钟休眠状态的控制方法和相应的电路图,以及有限状态机的低功耗设计方法．该设计思想对整个数字系统的低功耗设计具有重要参考价值．     

CMOS电路的低功耗逻辑综合

针对CMOS电路的功耗来源提出了一种低功耗综合流程.这种综合流程在不改变原有电路设计的前提下同时采用了门控时钟、操作数隔离和门级功率优化来降低功耗.对一个PTC(PWM/Timer/Counter)控制器的仿真表明,这种流程可以降低电路功耗57%,与仅使用门控时钟的流程相比可以进一步降低电路功耗21%.     

一种低功耗时钟芯片的设计

讨论了一种低功耗时钟芯片的设计，从CMOS电路功耗产生原因入手，在振荡分频电路中减小电路工作电压，在时序电路中采用门控技术，达到降低功耗的目的，经流片后测试表明该芯片工作电流0．17mA，满足低功耗要求。     

基于STN-LCD控制驱动器的低功耗技术

基于一款超扭曲阵列液晶显示（STN—LCD）控制驱动器的专用集成电路（ASIC）的设计与实现,从功耗管理、时钟规划和总线仲裁三个方面阐述了低功耗系统规划方法;并分析了门控时钟、重定时和逻辑优化等低功耗技术在指令译码器、显示数据存储体等模块中的电路实现．上述方法对高性能的液晶显示控制驱动电路的低功耗设计具有重要的借鉴作用和参考价值．仿真结果表明经过功耗优化设计后的液晶显示控制驱动器的各个数字电路模块的功耗都大为降低．     

浅谈PSpice仿真在电子技术课程中的应用

在电子技术课程设计过程中,借助EDA工具,利用计算机进行辅助设计、分析电路。该文就设计电压控制矩形波、三角波和锯齿波产生电路展开讨论,说明如何将PSpice仿真软件应用于电子技术课程设计。     

基于MAX plusII的数字钟的设计与实现

介绍了一种基于EDA工具——MAX plus II的多功能数字时钟的设计。在设计了数字时钟的每一个单元电路:分频、计时、显示及整点报时电路之后下载到硬件实现。其设计巧妙结合文本、原理图两种输入方法,思路简洁、新颖,经验证系统功能可靠。     

一种基于VHDL的电子密码锁的设计与实现

阐述了一种基于VHDL设计一种数字电子密码锁的原理和方法,所用EDA开发工具为ISE,仿真工具是Modelsim SE,该密码锁具有高安全性、低成本、低功耗、操作简单等特点.     

基于MAX+plusⅡ的数字钟的设计与实现

介绍了一种基于EDA工具——MAZ＋plusⅡ的多功能数字时钟的设计。在设计了数字时钟的每一个单元电路：分频、计时、显示及整点报时电路之后下载到硬件实现。其设计巧妙结合文本、原理图两种输入方法，思路简洁、新颖，经验证系统功能可靠。     

SoC功率管理及其在TD-SCDMA终端基带芯片设计中的应用

介绍了在SoC设计中应用到的功率管理技术。探讨了在电压岛设计中涉及到的几个难点重点问题。结合TD-SCDMA终端基带芯片设计,分析了在电压岛设计各个步骤与普通设计相比需要的改进。在EDA工具的帮助下,该芯片有效地降低了功耗,同时附带减小面积,这为SoC低功耗提供有益的参考。     

EDA技术在数字电子技术实验中的应用

在数字电子技术实验中引入先进的EDA技术是数字电子技术实验教学改革的发展方向。介绍了EDA技术的设计流程及其常用开发软件QuartusⅡ的特点,并利用QuartusⅡ 6.1设计工具通过具体实例阐述了EDA技术在数字电子技术实验中的应用,体现了EDA技术在数字电子技术实验中的重要地位和作用。     

电子设计自动化软件工具的选型分析

介绍了EDA工具的主要类型、来源、获取方式,明确地指出了设计工程目标决定设计流程,应用领域、设计流程和评价标准决定EDA工具的选型,进而提出了EDA工具的选型要点,为不同设计工程目标用户提供了选型的方法、依据和建议.     

基于事件驱动的数字逻辑功能仿真工具

本文介绍了现代专用集成电路(ASIC)芯片的设计流程、详细讨论了对Verilog HDL所描述的数字电路网表进行逻辑功能仿真工具LGS的开发过程.主要包括分层建模、事件驱动算法和具体实现中的一些技术问题.也论述了面向对象技术及C 在EDA(Electronic Design Automation)工具开发中的应用.最后给出一个LGS应用于乘法器电路设计的仿真验证示例.     

基于EDA技术的智能机器猫的仿真及设计

EDA技术是电子设计的发展趋势,是电子信息技术发展的杰出成果。尤其是Multisim电路仿真软件和Ultiboard印制板设计软件的出现,将EDA技术提高到了一个更高的水平。系统选取了一种简易的电池驱动玩具——电动机器猫,并利用EDA开发工具Multisim9和Ultiboard软件进行设计仿真,将其改装成能进行一定智能控制的电动玩具。     

典型低功耗无线智能设备的一般功耗模型

低功耗无线智能设备数量正在急剧增长,研究其功耗影响规律有助于优化设备的电源模块,还能为自供电设备提供基本的设计指导.开发了一种典型无线低功耗蓝牙设备,根据无线设备的工作特征定义了无线数据吞吐率及工作占空比两个基本参数,建立了基于上述基本参数的一般功耗模型.通过所搭建的功耗测试平台测量了上述蓝牙设备在不同工作条件下的平均功耗值,实验结果验证了理论模型.研究结果在低功耗无线设备的功耗分析和优化方面有一定的指导意义.     

PLD设计工具综合评价标准的建立

为选择优秀的 PL D设计工具 ,构造适宜的集成设计环境 ,以缩短设计周期 ,提高设计质量 ,提出了 PL D设计工具的综合评价标准 .该标准是根据相关标准和 PL D设计工具的个性建立的 ,包括质量评价标准、标准化程度、先进性和智能性、性价比等 4个不同的方面 .该标准为用户选择 PL D设计工具提供了依据     

电子设计的EDA技术应用

电子设计自动化(EDA)的产生给电子设计领域带来了一个全新的理念,它是电子设计发展的必然趋势。文章简要介绍了EDA技术的发展与特点,讨论使用EDA设计的一般方法、常用工具、实现器件及注意事项。最后给出了一个设计实例。     

基于CPLD的多功能计时器的设计

简述了EDA技术在电子系统设计中的功能和作用,阐述了用EDA工具和可编程逻辑器件设计多功能计时器的开发流程、仿真结果.实践表明,利用EDA技术进行电子系统的设计,有着设计快速、调试方便、研制周期短、系统可靠性高等一系列的优点,EDA技术是现代电子设计的发展趋势.