电荷泵锁相环设计方法研究

在归纳单端输出电流型电荷泵锁相环设计方法的基础上,给出单端输出电压型电荷泵锁相环的两种设计方法,直接近似为电流型输出;串接电阻为电流型输出,实验验证了其正确性从而Ｍｏｔｏｒｏｌａ公司设计方法的错误。     

电荷泵对小数分频锁相环相位噪声的影响

与整数分频电荷泵锁相环不同,小数分频电荷泵锁相环中电荷泵对锁相环的性能有更大的影响,电荷泵的各种非理想因素将降低PLL输出相位噪声和杂散的性能.重点分析了电荷泵两种非理想因素对小数分频锁相环相位噪声和杂散的影响:非线性和电流失调.此外还分析了电荷泵电流源噪声对小数分频锁相环的影响,分析结果为优化电荷泵的电路设计提供理论依据.     

用于高速PLL的CMOS电荷泵电路

提出了一种应用于高速锁相环中的新型CMOS电荷泵电路．电荷泵核心部分为一带有参考电压电路的双管开关型电路,并对运放构成的反馈回路进行了改进,降低了电荷泵输出电压的抖动．电路采用chartered0．35μm 3．3 V CMOS工艺实现,模拟结果表明电流源输出电压在1～3V区间变化,其输出电流基本无变化,上下电流的失配率小于0．6％,具有很高的匹配性．在3．3V电源电压下,电荷泵输出电压的范围为0～3．1V,具有宽摆幅和低抖动（约0．2mV）等优点,能很好地满足高速锁相环的性能要求．     

通信系统中差分型电荷泵锁相环

高性能的锁相环芯片,是当今通信领域研究的一个重点.通过改进普通型电荷泵锁相环电路模块,设计出一种带有共源共栅电流源的差分型电荷泵锁相环,使之有效地控制时钟馈通、电流不匹配、电荷注入和电荷共享等非理想效应,保证电荷泵的充放电速度更快、抖动更低.仿真结果表明,该设计实现了快锁低抖特性.     

一种应用于射频接收机的电流舵电荷泵设计

电荷泵锁相环(charge pump phase-locked loop, CPPLL)作为频率合成器(frequency synthesizer, FS),广泛应用于接收机中来提供低杂散、低噪声、高频谱纯度的本振(local oscillator, LO)信号。电荷泵(charge pump, CP)作为关键模块之一,其存在的非理想效应以及失配会带来更高相位噪声影响锁相环(phase-locked loop, PLL)频率综合器输出本振的频谱纯度。基于台积电(Taiwan semiconductor manufacturing company,TSMC ) 0.18 μm CMOS工艺,采用电流舵电荷泵结构并加入泄漏电流模块设计了一款低电流失配率、低相位噪声的电荷泵电路,较好地克服了传统电荷泵所存在的非理想效应,使整个电荷泵电路的相位噪声保持在较低的水平。利用Cadence Spectre对电荷泵的整体性能进行仿真。仿真结果表明,供电电压为1.8 V时,电荷泵电流为31.71 μA,最大相位噪声为-230 dBc/Hz,在0.4~1.4 V输出电压范围内最大电流失配率仅有0.22%。     

锁相环中低电流失配电荷泵的设计

提出了一种应用于低供电电压低相位噪声锁相环系统的低电流失配的电荷泵电路。仿真结果表明,输出电压0．4V～1．3V范围内。电荷泵上下电流失配小于1％,满足低供电电压锁相环系统对电荷泵的要求。电路采用中芯国际0．18μm标准数字工艺参数仿真。     

恒定、匹配的大电流输出电荷泵电路

用TSMC 0.18μm CMOS工艺设计了一种应用于5 GHz锁相环型频率合成器中的电荷泵电路.该电路运用单位增益运放电路和自偏置共源共栅电流源电路实现了充放电流的高度匹配.充分利用单位增益运放电路减小电荷泵输出端的电荷共享现象,使电荷泵电路结构较简单并减小了功耗.Spectre后仿真表明,在电源1.8 V、输出电压0.5-1.3 V,充放电流失配率小于0.8%,电流绝对值偏移率小于0.6%,最大功耗8.53 mW.     

高性能电荷泵的锁相环电路

为满足锁相环电路高稳定性、低功耗的要求,提高其整体性能,通过对普通型电荷泵锁相环电路模块的改进,设计了一种高性能差分型电荷泵锁相环。该电路包括鉴频鉴相器、分频器、差分电荷泵和压控振荡器的电路结构。仿真结果表明：该差分型电荷泵锁相环的锁定时间为10μs、频率抖动为0.0002MHz、周期抖动为2 ps,与普通型电荷泵锁相环相比,可达到快锁低抖的目的。     

一种改进型高性能CMOS锁相环电荷泵的设计

设计了一种高性能锁相环电荷泵电路.该电路采用UMC 0.18μm Mix-Mode CMOS工艺实现.仿真结果表明,通过利用电荷共享加速电流镜的开启,该电荷泵开启时间仅为0.3 ns,不会产生鉴相死区,能较好地抑制时钟馈通、电荷注入等非理想特性的影响,并且适合于低电压工作.通过与传统型及参考型两种电荷泵电路的仿真对比,验证了所设计电荷泵的优越性.     

一种基于三管开关结构的改进型电荷泵设计

提出了一种改进型电荷泵,通过三管开关结构减小了时钟馈通效应,同时将电流舵结构与全差分电荷泵结构相结合,在提升开关速度的同时,抑制了电流失配、电荷共享和电荷注入等非理想效应。仿真实验结果表明,在电荷泵的充放电电流为10μA时,时钟馈通所引起的尖峰电流最大值仅为11.26μA,所产生的压控振荡器控制电压纹波降至50%。将其应用于锁相环系统,锁相环输出时钟抖动从118ps降低到36ps。     

Design of a CMOS Adaptive Charge Pump with Dynamic Current Matching

A novel structure for a charge pump circuit is proposed, in which the charge-pump （CP） current can adaptively regulated according to phase-locked loops （PLL） frequency synthesis demand. The current follow technology is used to make perfect current matching characteristics, and the two differential inverters are implanted to increase the speed of charge pump and decrease output spur due to theory of low voltage difference signal. Simulation results, with 1st silicon 0. 25μm 2. 5 V complementary metal-oxide-semiconductor （CMOS） mixed-signal process, show the good current matching characteristics regardless of the charge pump output voltages.     

一种高速低相位噪声锁相环的设计

设计了一种1．8V、SMIC0．18μm工艺的低噪声高速锁相环电路．通过采用环行压控振荡器,节省了芯片面积和成本．通过采用差分对输入形式的延时单元,很好地抑制了电源噪声．与传统的简单差分对反相器延时单元相比,该结构通过采用钳位管和正反馈管,实现了输出节点电位的快速转变,整个电路芯片测试结果表明：在输入参考频率为20MHz、电荷泵电流为40μA、带宽为100kHz时,该锁相环可稳定输出频率为7971MHz—1．272GHz的时钟信号,且在中心频率500kHz频编处相位噪声可减小至-94．3dBc／Hz。     

90nm CMOS工艺高速锁相环设计与优化

基于TSMC90nm CMOS工艺设计了一款高速锁相环.为优化锁相环整体的相位噪声及参考杂散性能,分析了差分电荷泵和LC压控振荡器的相位噪声,并且讨论了多模分频器的设计方法.高速锁相环的整体芯片版图面积为490μm×990μm.测试结果表明,在频偏1MHz处的相位噪声为-90dBc,参考杂散为-56.797dBc.      

A PLL Clock Frequency Multiplier Using Dynamic Current Matching Adaptive Charge-Pump and VCO Frequency Reuse

A 3.5 times PLL clock frequency multiplier for low voltage different signal （LVDS） driver is presented. A novel adaptive charge pump can automatically switch the loop bandwidth and a voltage-controlled oscillator （VCO） is designed with the aid of frequency ranges reuse technology. The circuit is implemented using 1st Silicon 0.25 μm mixed-signal complementary metal-oxide-semiconductor （CMOS） process. Simulation results show that the PLL clock frequency multiplier has very low phase noise and very short capture time .     

基于HDMI视频信号接收的电荷泵PLL设计

介绍了一种实现HDMI中数字视频信号接收的方法,设计并实现了一种新的用于HDMI中像素数据和时钟信号恢复的电荷泵锁相环;通过V-I电路的改进降低了压控震荡器的增益,改善了控制电压的波动对压控震荡器频率的影响,从而减小时钟抖动;采用频率检测电路对输入时钟信号频率进行自动检测分段,可实现大的频率捕获范围,从而实现了对高达UXGA格式的数字视频信号接收;采用Hspice-RF工具对压控震荡器的抖动和相位噪声性能进行仿真,SMIC0.18μsCMOS混合信号工艺进行了流片验证,测试结果表明输入最大1.65Gbit/s像素数据信号条件下PLL输出的时钟信号抖动小于200ps.     

一种可用于高性能锁相环的CMOS电荷泵

文章提出了一种可用于高性能锁相环的CMOS电荷泵,电路采用电流舵技术来缩短切换时间,通过降低差分对管栅电压的变化速率,显著地减小了毛刺,使输出电流波形更平滑、输出电压谐波分量更低,该电路同时还消除了死区现象;最后用CMOS电荷泵与一种典型电荷泵作仿真结果对比,突出了CMOS电路的优点。     

锁相与频率合成课程的仿真与实验研究

介绍了锁相环的基本原理。为加深学生理解,利用电路仿真软件PSPICE实现了锁相与频率合成课程实验的仿真,并以一阶和二阶无源滤波器仿真实验为例介绍了其实现方法。给出了一种主流的电荷泵锁相环的三阶环路滤波器的设计方法,并对该环路滤波器进行了仿真及实验验证。通过利用PSPICE进行锁相环的仿真和对电荷泵锁相环的环路滤波器进行实际设计,可以有效地加深学生对课程的理解和掌握,并为学生实现电路的自主开发和设计提供一个平台。     

具有预启动、防闩锁功能的1.33倍新型电荷泵设计

设计了一种基于外接泵电容的1.33倍新型电荷泵电路.电路采用了预启动和衬底电位选择结构,并利用三相时钟信号方式控制电荷泵的工作状态.采用0.5μmCMOS工艺模型利用Cadence的Specter工具进行了仿真.结果表明：所设计的电路提高了芯片的启动速度,有效防止了闩锁现象的产生;在典型的3.3 V输入电压下,电荷泵效率为93.25%.与传统电荷泵相比优势在于输出电压低,有效地降低了无用功耗.1.33倍电荷泵必将具有广泛地应用前景.     

双栅极空气计数管多路混合电源设计与实现

基于双栅极空气计数管的工作原理 ,提出了多路输出电源的设计指标。根据电路形式的不同对多路输出电源的高压、中压和低压三个部分进行了深入设计 ,给出了不同形式的开关变压器的设计方法。中压输出电路以TL494为控制核心 ,它实现的功能包括 :设置输出控制、PWM控制、软启动、过流保护。实验表明 ,多路输出电源能够满足双栅极空气计数管的工作要求