11.8GHz双级低噪声放大器

应用级间失配法研究微波放器的噪声与功率同时匹配,实现噪声低和输出入输出功率匹酿良好的微波低噪声放大器。方法将两个单组ＬＡＮ级联,并把第一级ＬＡＮ的输出功率匹配网络用级间失配网络代替,当此级间失配网络实现特定的阻抗变换作用时,微波放大器噪民功率能帮到同时匹配。     

1．8GHz基站前端射频低噪声放大器的仿真与实现

介绍了一种1．8GHz基站前端射频低噪声放大器（LNA）的设计方法，采用Agient公司的仿真软件ADS对其进行了仿真和优化，同时完成了实物加工和测试．测试结果表明，采用本方案设计的LNA增益约为12.5dB，噪声系数约为1．3dB，性能稳定，完全达到了通信接收机中对LNA指标的要求．     

基于ATF-33143设计的低噪声放大器

采用单电源供电模式,设计了一个基于E-PHEMT晶体管ATF-33143的两级低噪声放大器。在本文中采用Agilent公司的ADS对电路进行了匹配并进行了优化,最后通过S参数仿真得到了低噪声放大器的各项参数,在1.805~1.880 GHz频率范围内噪声系数小于0.45 dB,带内增益大于30 dB,输入驻波比小于2.0 dB,输出驻波比小于1.5 dB。仿真结果表明,该设计满足性能指标要求。     

低噪声放大器的设计与灵敏度分析

本文设计的低噪声放大器利用集成芯片ATF36163完成了电路的设计,利用ADS软件进行设计、优化和仿真,最后给出了仿真结果、版图设计及实测结果。同时通过研究电路参数的灵敏度对该低噪声放大器进行了灵敏度分析,使得低噪声放大器不仅符合接收机对LNA的指标要求,还能使性能更加稳定。     

L波段低噪声放大器的仿真和设计

介绍使用Agnent公司的微波电路CAD进行仿真和优化设计L波段低噪声放大器的方法和过程,并对制成品在工作频段为1.7～1.9 GHz,噪声系数0.9 dB,增益为22 dB,带内平坦度0.5 dB进行实际测试和调试,结果表明,此放大器基本达到预定的技术指标,并对放大器低温测试结果进行探讨.     

L波段低噪声放大器的分析与设计

利用Advanced Design System(ADS)完成了L波段低噪声放大器(LNA)的设计.分析了实际电路可能产生的非连续性、寄生参数效应等因素对电路各个性能指标的影响,并针对这些因素利用ADS进行了电磁仿真计算,最后给出了放大器的仿真结果和最终电路及测试结果.采用ATF-35143器件设计,达到了预定的技术指标,工作频率1.21GHz,增益G大于14dB,噪声系数NF小于0.5 dB,输入1dB压缩点大干5dbm.     

毫米波单片低噪声放大器的研制

采用OMMIC0.18μm GaAs pHEMT工艺,研制了两级和三级2种毫米波单片低噪声放大器.以最小噪声度量为设计依据,通过适当提高偏置电流的方法改善毫米波频段的增益,使得放大器在保持噪声系数较小的同时获得较高的增益.两级低噪声放大器采用串联负反馈结合并联负反馈的结构,可以获得比较平坦的增益;三级低噪声放大器采用三级相似的串联负反馈结构级联,可以紧凑结构、在相同的芯片尺寸下获得较高的增益,2种低噪声放大器芯片的尺寸均为1.5mm×1.0mm.测试结果表明,在28~40GHz频段内,两级低噪声放大器增益最大为15.4dB、噪声系数最小为3.2dB;三级低噪声放大器增益最大为24.8dB、噪声系数最小为2.73dB,达到预期目标.     

2.45GHz单级低噪声放大器的设计

设计了一种基于高电子迁移率晶体管ATF54143的单级低噪声放大器,采用ADS软件进行了设计优化。仿真结果表明在2.45 GHz处噪声系数小于1.5 d B,增益大于16.4 d B,稳定系数大于1.1,输入与输出的电压驻波比都小于1.1。在仿真基础上进行了实物加工,实测结果在2.45 GHz处|S21|为8.3 d B,|S11|和|S22|最小值分别为-13.5 d B,-17.2 d B,1 d B压缩点的输出功率约为10 d Bm。该放大器可应用于S波段的无线局域网,射频识别和北斗导航系统等领域。     

X频段低噪声放大器的仿真设计

介绍了使用Agilent公司的微波电路CAD软件ADS进行仿真和优化设计X频段的低噪声放大器的方法和过程。并对制成品在工作频段为8.6～9.5GHz噪声系数1.8dB，增益为23dB，带内平坦度0.5dB时进行了实际测试和调试，结果表明，此放大器达到了预定的技术指标，性能良好。     

宽带平衡式低噪声放大器的研究与设计

为解决低噪声放大器设计时带宽和驻波的问题,提出一种结合平衡放大结构和负反馈技术设计宽带低噪声放大器的方法。采用ATF38143晶体管,利用ADS软件对其进行匹配优化,以自偏压的形式提供负压简化电路,通过并联谐振电路调节增益平坦度,设计出一个工作在1.5~2.5 GHz内、端口驻波小于1.4,噪声系数优于0.55、最大增益大于14 dB、带内增益平坦度优于2 dB的宽带低噪声放大器,很好地解决了低噪声放大器的带宽和驻波问题。     

5.8GHz CMOS全集成低噪声放大器设计

针对目前在LNA设计中存在需要在任意给定的功耗条件下噪声和输入阻抗同步匹配的问题,本文采用TSMC0.18μm RF工艺,通过利用共源共栅结构和功耗受限下噪声和阻抗同步匹配技术(PCSNIM),提出了一个可支持IEEE802.11a无线局域网(WLAN)标准的5.8GHz CMOS低噪声放大器,在中心频率处所提出的低噪放大器的噪声系数(NF)只有0.972dB。仿真结果表明:在1.8V供电电压下LNA的功耗为6.4mW,增益可达17.04dB,输入1dB压缩点(P1dB)约为-21.22dBm,同时具有良好的输入输出匹配特性。     

3.1～10.6 GHz超宽带低噪声放大器设计

采用标准0.35 μm SiGe HBT工艺设计了工作频段在3.1～10.6 GHz的超宽带低噪声放大器.从宽带电路和高频电路设计的器件选择、电路结构选择等方面讨论了超宽带低噪声放大器的设计.结果表明,通过合适的电路结构和器件参数选择,可以采用0.35μm SiGe HBT工艺制备满足超宽带系统要求的低噪声放大器.在整个工作频段内所设计的低噪声放大器输入输出匹配S11和S22均优于-8dB,噪声系数为3.5dB,电路的工作电压为2.5 V,电流消耗为4.38 mA.     

2.9～10.6 GHz CMOS两级分布式放大器

研究应用于超宽带无线通信系统中的宽带分布式放大器设计方法. 采用电感替代传输线对晶体管寄生电容进行补偿的方法实现带宽拓展. 分布式放大器既能扩大其带宽,又能保持较低的噪声系数. 该设计采用TSMC公司的RF 0.18 μm CMOS工艺,电源电压为1.8 V,功耗为104 mW. 仿真结果表明提出的分布式放大器在2.9~10.6 GHz的频带内S₂₁保持(18.7±0.9)dB的平坦增益,噪声系数最小值N_F=1.80 dB.      

一种高线性的CMOS低噪声放大器结构

采用TSMC0.35μmCMOS工艺,设计了一个5.7 GHz可用于无线局域网的低噪声放大器,电路在采用单端共源共栅结构的基础上为改善线性度而引进低频陷波网络(Low-frequency-trap Net-work),用ADS软件仿真与优化.仿真结果表明,在电源电压1.5 V情况下,噪声系数NF为1.22 dB,输入反射系数S 11为-15 dB,反向隔离性能S12为-32.9 dB,增益S21为17.8 dB,三阶交截点IIP3为 12.7 dBm,功耗为8 mW.     

CDMA低噪声放大器的研究与设计

介绍CDMA低噪声放大器的设计．分析设计中需注意的关键问题并给出相应解决措施。给出了实测的该低噪声放大器的各项性能指标。     

基于ZigBee接收机的2．4 GHz CMOS LNA的设计

采用SMIC0.18μm RF-CMOS工艺,设计了一种符合IEEE802.15.4标准,应用于ZigBee射频接收机前端的2.4 GHz低噪声放大器(LNA),详述了该优化电路结构的设计原理,并给出了仿真结果.仿真结果表明,该LNA在5 mW的较低功耗下,可实现较低的噪声系数(NF=2.9 dB),较大的增益(11.3 dB)和良好的非线性度(IIP3=1.75 dBm),完全满足ZigBee应用的要求.     

GSM基站应用的平衡式低噪声放大器

该文叙述一种用于GSM基站前端的集成低噪声放大器的设计方案和测试结果.采用微带线匹配 网络,利用Ansoft软件完成设计和仿真.放大器在880～915 MHz频率范围内增益为16 dB左右 ,噪声系数小于0.4 dB.测试结果达到了实用的指标要求.     

X波段低噪声放大器设计

从获取最小噪声系数角度来进行电路设计,采用Avago公司的0.2um GaAs pHEMT工艺芯片(T=18GHz),设计了工作于X波段(9-11GHz)的两级宽带低噪声放大器。测试结果为:在9-11GHz,噪声系数小于1.15dB,最小噪声系数在9.8GHz为1.015dB,功率增益在所需频段9-11GHz大于24dB,输入和输出回波损耗均小于-10dB。     

用于神经信号检测的低噪声CMOS前端放大器的设计

采用斩波稳定技术设计了一款低噪声CMOS放大器.该放大器用于神经信号的检测和放大,包括调制解调器、rail-to-rail输入放大级、带通滤波器、低通滤波器和振荡器5个模块.其中,rail-to-rail输入放大级提高了电路的输入共模范围,带通滤波器减小了残余失调,整个斩波稳定系统使电路显现低噪声特性.该电路采用TSMC 0.35μm CMOS工艺进行了仿真流片设计,低频等效输入相关噪声谱密度为13.2 nV/sqrt(Hz),开环增益为100 dB,3 dB带宽10 kHz,芯片面积为980μm×450μm.仿真结果显示,基于斩波稳态技术的低噪声放大器可作为一种有效的神经信号检测的前端电路.     

2.4 GHz频段射频前端高线性度SiGe低噪声放大器设计

为满足高性能射频前端接收部分对高线性度的需求,基于SiGe BiCMOS工艺设计并实现了一款工作在2.4 GHz频段的高线性度低噪声放大器（Low Noise Amplifier,LNA）.该放大器采用Cascode结构在增益与噪声之间取得平衡,在Cascode结构输入和输出间并联反馈电容,实现输入端噪声与增益的同时匹配.设计了一种改进的动态偏置有源电流镜以提升输入 1 dB压缩点及输入三阶交调点的线性度指标.为满足应用需求,LNA与射频开关及电源模块集成组成低噪声射频前端接收芯片进行流片加工测试.测试结果表明：在工作频率2.4 ~2.5 GHz内,整个接收芯片增益为14.6 ~15.2 dB,S11、S22<-9.8 dB,NF<2.1 dB,2.45 GHz输入1 dB压缩点为-2.7 dBm,输入三阶交调点为+12 dBm.芯片面积为1.23 mm×0.91 mm.该测试结果与仿真结果表现出较好的一致性,所设计的LNA展现出了较好的线性度表现.