基于FPGA控制的NAND Flash存储设计

摘要：为实现大容量存储电路的设计,以FPGA作为控制核心,Flash作为存储芯片,采用组合指令的设计方法,提高控制指令的可靠性,并对其进行有限状态机检测,最大限度防止无效指令;针对存储芯片坏块问题,建立一种快速实时更新的无效块地址列表,将所有无效块地址存储在FPGA内部RAM中,通过地址对比,实现数据的可靠存储。该设计具有一定的通用性,可以扩展到所有类似Flash存储系统中,对其它的电路具有一定的借鉴意义。     

基于FPGA的高速大容量固态存储设备数据ECC的设计与实现

针对目前高速大容量固态存储设备中,影响数据存储可靠性的错"位"问题,设计和实现了一种基于FPGA的专用ECC (Error correction code)纠错方法.在读、写操作时分别对存储数据的行和列生成校验码,通过比较两次操作的校验码,对错"位"进行精确定位和纠错,纠错能力为1 bit/512 B.相比传统纠错算法,ECC纠错方法电路实现简洁,纠错能力强,易于硬件实现.实际运行结果表明,设计完全满足高速数据记录的需求,为大容量数据存储器的可靠性提供了重要保障.     

带重复数据删除的大规模存储系统可靠性保证

重复数据删除技术将重复数据块归并存储,提高空间利用率却降低数据可靠性。该文提出一种数据可靠性保证机制——RLDS。RLDS将变长数据块打包成定长块,再使用ECC编码从一组数据块生成带纠错的块,分布到动态挑选的存储节点冗余组中。在节点发生错误时,RLDS分布式地恢复出错数据。实验结果表明:RLDS能取得与用RAID纠错机制的系统相近的空间利用率,同时提供与用多倍冗余复制机制的系统相近的数据可靠性,数据块平均恢复时延也比RAID系统大为缩短。RLDS通过数据再生还解决了节点超载问题,提供系统动态负载均衡功能。     

一种使用BU-65170内部RAM实现双缓冲的星载1553B总线数据传输技术

星载1553B总线数据传输通常需要使用外部RAM缓存待发送数据,使用外部RAM带来系统功耗和面积的增加,也增加了系统的复杂性。提出了一种使用1553B芯片内部RAM实现双缓冲的数据传输方案。此方案采用FPGA作为主控芯片,BU-65170作为1553B总线控制芯片,利用BU-65170内部RAM的两个地址空间段构成双缓冲,避免使用外部RAM,简化了系统硬件设计,提高了系统的可靠性。对双缓冲区采取交替更新访问方式,实现了1553B总线数据的可靠传输。此方案已成功应用于星载GNOS掩星探测仪。     

波形仪器的触发与采集系统的设计

触发电路包括触发源选择、触发耦合方法、去噪和滤波、触发比较等.利用FPGA的RAM资源作为采集数据的存储区,通过对RAM的读写时序控制,实现了触发功能.     

基于数据可靠性的USB接口硬件设计及实现

文章从数据和时钟恢复,编解码过程中位填充、位剥离及纠错,PID纠错、数据切换同步和重试机制以及CRC校验等4个方面入手,阐述了基于数据可靠性的USB接口硬件的设计和实现。对所设计接口电路的RTL级、门级仿真以及FPGA验证表明,该设计在功能和时序上符合数据可靠性的要求。     

基于会议模型的射频优卡多COS安全模型

基于现实会议中席位的分配与共享规则,抽象出能用于射频优卡的席位约束会议模型.基于会议模型分析射频优卡多芯片操作系统(COS)安全问题,给出安全实体的符号化描述和安全需求的形式化定义,建立了COS、存储块和独立存储区的有限状态机模型,并复合这3个模型建立了多COS安全的有限状态机模型.给出了安全模型的原型系统设计及其功能仿真和现场可编程门阵列(FPGA)实现.仿真结果表明该安全模型结构简单,易于实现,具有很好的数据安全性.     

基于FPGA的GPS信号采集及网络传输

基于NiosII软核处理器和Altera的FPGA芯片技术,以SOPC技术为实现手段,对GPS中频信号的采集和网络传输进行了研究与设计。用FPGA硬件逻辑资源实现了ADC的控制和数据量化,量化后的数据通过两个乒乓操作的双口RAM进行缓存。自定制双口RAM的读取组件,以实现信号采集模块与SOPC系统的对接。为了提高系统的工作效率,由DMA控制器完成数据的搬移。利用以太网控制器LAN91C111设计了基于NiosⅡ的以太网通信接口,实现了数据的网络传输。     

无线传感器网络数据传输纠错方法的应用

在无线传感器网络实际应用中,传输信道容易受到干扰,不可避免形成突发错码.为了确保数据传输的可靠性,提出一种简便实用的数据传输纠错方法,结合卷积码技术和交织技术对数据进行纠错,并在传感器节点上实现卷积交织及卷积编码纠错功能.该方法不仅译码简单,设计复杂度低,而且可抗较高的信道误码,是一种良好的、便于软件实现的前向纠错编码技术.实验结果验证了该方法的实用性与合理性.     

基于FPGA的数据采集系统的设计

文章介绍了基于FPGA对多路数据同步实时采集的一种新型数据采集系统设计,该系统将多个功能模块封装在一个FPGA系统中,并用FPGA来完成A/D转换和双口RAM等模块的控制,对采集到的数据在存储器中进行分页存储,有效解决了通信过程中地址冲突问题,实现了对信号任意长度的连续采样.该数据采集系统具有性能稳定、实时性强、集成度...     

嵌入式组合导航系统中高速通信链的实现

在基于DSP和FPGA的嵌入式组合导航系统中,为了满足系统的小型化、低功耗、低成本、高精度等要求, 使用一片FPGA芯片来完成系统各单元间的逻辑控制和多路异步串行口扩展,并且在其内部设计了串行口接收和发送双缓存FIFO。同时,为了减少系统完成数据输入输出任务时中断CPU的次数,在DSP内部RAM中设计了乒乓缓存器,并利用TMS320C6713的EDMA(Enhanced Direct Memory Access)功能完成FPGA内部FIFO和DSP内部RAM中乒乓缓冲器之间的数据传输。试验结果证明,此方法可以在没有CPU干预的情况下,使得多路异步串行口均能在11.52Kbit/s波特率下稳定地工作,有效提高该系统的实时性和可靠性,使得DSP更专注于导航计算。     

Real-time video compression system design and hardware implementation based on multiple ADV212

In order to improve the transmission rate of the compression system , a real-time video lossy compression system based on multiple ADV 212 is proposed and achieved .Considering the CMOS video format and the working principle of ADV 212 , a Custom-specific mode is used for various video formats firstly .The data can be cached through the FPGA internal RAM and SDRAM Ping-Pong op-eration.And the working efficiency is greatly promoted .Secondly, this method can realize direct code stream transmission or do it after storage .Through the error correcting coding , the correction ability of the flash memory is highly improved .Lastly, the compression and de-compression circuit boards are involved to specify the performance of the method .The results show that the compression system has a real-time and stable performance .And the compression ratio can be changed arbitrarily by configuring the program .The compression system can be realized and the real-time performance is good with large amount of data .     

一种用于IP包差错控制的RS译码器及其FPGA实现

为了减少RS译码器所占用的现场可编程门阵列(FPGA)资源,研究了RS码的译码算法．提出了使用Actel公司的ProASIC——^PLUS系列芯片实现IP包差错控制系统中RS码的译码方案,采用码型RS(100,81)进行纠错,同时结合大运算量环节,描述了利用改进的BM算法实现译码功能的具体方案,该方案相对于传统的方案更能节约资源．实验表明,该译码器完成了IP包差错控制的要求,译码器输入码流速率可达30Mbit／s,最后介绍了ProASIC——^PLUS系列芯片的基本结构特点及用FPGA实现的关键技术。     

DSP间高速数据传输的设计与实现

介绍了双口RAM的结构原理、仲裁逻辑控制及相应的使用特点;提出了在多通道高速数据采集与处理系统中,在DSP与FPGA之间采用双口RAM实现高速、实时、可靠的数据传输的一种方法;并以IDT70V24为例,详细说明了双口RAM在由DSP处理器和FPGA构成的多机系统中的具体应用。     

基于FPGA的前向纠错并行光纤传输系统设计与实现

针对高速数据传输的需求,提出一种基于前向纠错技术的并行光纤传输系统设计方案,提高高速数据传输的可靠性。系统采用FPGA自带的Rocket IO收发器硬核,结合RS(15,9)编解码,在Aurora协议的支持下实现高速数据传输。实验验证了设计方案的可行性。     

基于归并算法的高速LDPC流水线译码器设计与实现

LDPC码是一种纠错能力极强的编码,已广泛用于新一代数字电视,深空探测,卫星通讯等多种领域,基于不同要求出现了许多不同的编码标准,所以定制化的LDPC码译码算法的硬件实现已成为当今的研究热点之一。为满足卫星通信中高速数据传输的需求,使用LDPC码Normalized最小和译码硬件实现算法以及归并算法原理,并结合FPGA适合并行计算的特点,提出一种基于流水线的部分并行LDPC译码的FPGA设计,通过仿真和实验,最终完成满足卫星高速通信需求的LDPC译码器设计。最终使用Altera公司FPGA上完成译码器设计,整个系统在时钟频率为150 MHz的条件下,数据处理速率达到1.5Gb/s以上,数据吞吐率达到750 Mb/s纠错性能优异,完全满足卫星高速数据处理要求。     

基于误差修正模型的压缩机组性能预测

针对前期制定的压缩机组运行方案不切实际的问题，开展了离心压缩机性能预测研究。采用误差修正的思想，以某压气站离心压缩机组为研究对象，运用多变换算法对压缩机组性能曲线进行换算，然后，基于最小二乘法曲面拟合原理对经过相似变换后的性能曲线进行拟合。考虑到压缩机组的劣化情况，运用最小二乘法一元拟合原理获得了性能参数的误差修正模型，并与不同工况下的多组历史数据进行对比分析，由误差修正模型得到的轴功率、压比预测值与其实测值的相对误差在3%以内，验证了误差修正模型的可靠性，为压缩机组运行方案的制定提供了切合实际的生产运行基础数据。     

改进的KNN实时校正方法在山区中小流域的应用

为提高山区中小流域实时洪水预报精度,提出了一种基于历史洪水学习的KNN实时校正方法(KNN-H法),并选择陕北黄土高原地区2个山区中小流域为研究区域,将其与传统KNN法和AR法进行对比,验证该方法的校正效果。结果表明:KNN法和KNN-H法的校正精度总体高于AR法；KNN法和AR法不能有效降低预报结果的峰现时间误差,而KNN-H法校正结果峰现时间误差比校正前有明显降低；KNN-H法通过对历史洪水预报误差的学习,可有效解决KNN法在实时校正中因为预热期资料不足导致的校正精度不高问题；当预报洪水过程处于涨洪或退水阶段时,KNN-H法能够快速定位到历史洪水的相同阶段,分析历史预报误差后迅速对当前预报值做出校正；总体上KNN-H法校正精度高于传统KNN法。