RVM在SoC验证中的应用及覆盖率驱动技术

介绍了RVM的层次化验证平台的结构,描述了RVM提供的基类和它们相互之间的关系。并且以USB 为例,给出了利用RVM搭建模块级验证平台的方法,阐述了基于代码覆盖率和功能覆盖率的覆盖率驱动技术。     

一种基于覆盖率的功能验证方法

针对功能验证的特点，在传统功能验证的基础上，引入覆盖率作为验证程度的反馈信息，从而有针对性地完善了验证环境，提高了验证程度．并以一款8位MCU为例，介绍了基于覆盖率的功能验证方法的具体实现．     

CPU系统级验证平台的研究与实现

随着CPU设计尺寸和设计复杂度的不断增加，功能验证已经成为整个设计过程中的严重瓶颈，文章回顾了系统级验证的一些技术，针对我们设计的64位CPU系统级验证，设计了CPU系统级自动化验证平台．实用表明，该平台简化了验证流程，提高了验证效率．     

基于MCU的SoC芯片版图设计与验证

设计应用于数字抄表系统的基于MCU的SoC芯片.芯片内部集成多个硬宏单元,采用数字和模拟分开放置的方式基于SMIC 0.18μm 1P6M工艺进行版图设计.进行等效验证、静态时序验证、后仿真和基于Virtuso环境采用Calibre工具进行的物理验证.研究和解决在版图设计和验证过程中碰到的问题.最终设计的SoC芯片满足...     

基于SystemVerilog的SoC功能验证方法研究

结合最新验证语言SystemVerilog的特点以及VMM（Verification Methodology Manual）验证架构,分别讨论了SoC设计过程中模块验证,集成验证和系统验证的一些改进措施,达到提高功能验证效率的目的。     

基于SystemVerilog的SoC功能验证方法研究

SoC功能复杂度不断提高,结合了最新验证语言SystemVerilog的断言、随机约束、功能覆盖率等特点以及Verification Methodology Manual(VMM)验证架构,对SoC验证的各阶段进行了改进.模块验证阶段灵活应用了形式验证和动态仿真验证;集成验证阶段依据可重性的思想搭建验证环境、采用迭代开发的思想提前了集成验证启动时间;系统验证阶段采取了软硬件协同验证;同时利用随机约束技术开发验证向量,利用功能覆盖率技术评价随机约束向量对功能的覆盖.通过这些改进措施达到了提SoC功能验证效率的目的.     

基于事务形式验证(TBFV)及8051的TBFV模型

提出了一种基于事务的形式验证方法(TBFV)，为待验证的系统构造功能验证模型，每个模型包括指令序列、输入变量、输出变量、输出函数、输出判定函数．这些可用Kripke结构来描述．这些功能验证模型实现了特定的事务，从而可以将一般的验证要求映射为具体的实现属性．这样，验证者无需了解设计的细节，可在较高层次上对系统行为进行验证．为了证明该方法的效率，分别用该方法和传统的形式验证方法验证了8051的RTL实现．8051中所有的指令都进行了验证，并给出了相应的功能验证模型．实验结果表明，采用该方法可大大节省验证工程师的时间．功能验证模型和验证指令可以在其他设计中复用．     

基于模拟的验证技术在CPU设计中的应用

在一款通用CPU设计中，应用了多种验证技术，包括基于测试矢量的验证，基于覆盖率的验证等等，通过理论分析和实验研究，不同的技术显现出各自适用的时机和方式，实验和分析结果进一步表明了各种验证技术的特点及其在工程应用中的有效性。     

专用SoC仿真系统的研究与实现

随着微电子技术的日新月异,专用SoC的应用越来越广,快速完成专用SoC的应用软件成为一个很大的问题。在PC机上仿真专用SoC是解决这个问题的方法之一。结合仿真软件的开发过程,阐述了在PC机上实现专用SoC的指令、中断、内存、时钟、FLASH、LCD等硬件的仿真思想和方法。系统地描述了仿真系统的体系架构、开发原理、总体设计、详细设计等内容,并且完成了一款专用SoC的仿真。     

高效验证平台在TD-SCDMA终端芯片功能验证中的应用

介绍了基于事务级验证的验证方法学（RVM）和覆盖率驱动技术,以及如何将RVM方法学和覆盖率驱动技术结合而搭建高效的验证平台,并详细分析了使用此验证平台对TD-SCDMA终端芯片进行完备和高效的RTL级功能验证.此验证平台比传统验证平台在效率上大大提高,有效地缩短了SoC芯片模块级和系统级的验证时间,缩短了3 SoC芯片的开发周期.     

一种可重用于不同总线的验证IP的方法

随着市场压力逐渐增大,设计验证的效率已经成为芯片设计领域中关注的焦点之一。传统的设计验证方法已经很难满足当前对芯片设计的要求,本文提出了一种综合了多种验证方法的可重用于不同总线的验证IP的方法来提高对IP设计验证的效率。     

电能计量自动检定综合管理平台系统的应用

简要介绍了电能计量自动检定综合管理平台系统的研发过程,重点分析了管理系统和检定系统的主要功能,针对系统运行中存在的问题,提出了有效的解决办法。     

一种新型验证码的实现

基于传统验证码容易被机器识别的问题,提出了一种新型的验证码实现思路,使得机器自动识别几乎变为不可能,阐述了新型验证码的原理,介绍了新型验证码的主要功能模块。     

一种提供高效带宽分配和低延迟的片上通信仲裁方法

提出一种“滑动带宽调整窗口”的仲裁方法,适用于片上网络的路由器、多端口的存储控制器和传统的共享总线。通过该仲裁方法,可以细粒度地设置和动态调整系统的通信带宽分配,从而使系统通信带宽分配和通信延迟维持在合理、稳定且符合系统设计要求的状态。实验表明,相比几种流行的仲裁方法,使用该仲裁方法,实际带宽分配与系统要求之间的差距减少了13％,平均通信延迟减少了37.5％,而且其硬件实现代价对于大中规模的系统芯片是完全可以接受的。     

模型驱动的Dafny程序形式化生成与自动验证

Dafny是一种内置规范结构的编程语言和静态程序证明器,它能验证程序的功能正确性以及将证明过程自动化,这既提高了软件开发的效率,又极大增强了软件开发的可靠性.该文探索了一种模型驱动的Dafny程序形式化生成的方法.首先,从问题的Radl规约出发,根据规约变换技术得到其Radl算法;然后,根据PAR方法中循环不变式开发新策略得到问题的循环不变式;最后,在Radl算法和循环不变式基础上利用模型等价转换规则生成Dafny程序,并由Dafny证明器自动验证其功能正确性.用该方法解决了2个典型问题的算法程序开发与验证,证实了该方法能够有效地提高Dafny程序的生成效率和可靠性.     

Design of Low-Power Modern Radar SoC Based on ASIX

With the rapid development in spaceflights and aeroplanes, the demand for low-power and miniaturization techniques has become insistent in modern radar systems. A new framework for low-power modern radar System on a Chip （SoC） based on ASIX core is presented. Pivotal modules and low-power design flows are described in detail. The dynamic clock-distribution mechanism of the power management module and the influence of the chip power are both stressed. This design adopts the SMIC 0.18-μm 1P6M Salicide CMOS process, the area is 7.825 mm x 7.820 mm, there are approximately 2 million gates and the frequency is 100 MHz. The results show that the modern radar SoC passes the test on modern radar application system and meets the design requirements. The chip incurs power savings of 42.79% during the fore-end phase and 12.77% during the back-end phase. The total power is less than 350 mW for a 100-MHz operating environment.