基于FPGA的字串行FIR滤波器的实现

根据字串行算法,使用字串行加法器、字串行乘法器和延时器基本功能模块,构建了一种基于FPGA的字串行FIR滤波器.与传统的位串行方式相比,构建的字串行FIR滤波器提高了运行速度,减少了硬件消耗,可更好的协调速度与占用面积的关系.并通过几种5阶FIR滤波器实现性能的比较,得出字长N=2的字串行FIR滤波器具有最小的面积—时间积.     

基于模拟退火算法的最优层叠滤波器设计

为了改进层叠滤波器的优化方法,提出基于模拟退火算法的层叠滤波优化设计方法,用来处理灰度图像.层叠滤波器是基于阈值分解发展起来的一种非线性滤波器,它的优化过程是对正布尔函数不断学习的过程.模拟退火算法是一种通用的优化算法,目前已在工程中得到广泛的应用,优化的时间相对于遗传算法要短.仿真结果可知,应用模拟退火算法的优化层叠滤波器,可有效滤除噪声和保持图像细节.     

多级全方位细节保持层叠滤波器

以层叠滤波器理论为基础,通过对信号进行阈值分解和引入全方位结构元,提出了一种用于处理噪声图象的多级全方位细节保持层叠滤波器。通过在滤波算法中引入细节检测单元,使得滤波器的第2级可以针对噪声污染图象的不同区域,自动选择相应的滤波器单元,从而达到滤除噪声、保持图象边缘细节的效果.仿真实验验证了这种滤波器的有效性。     

滤波器多相结构的FPGA实现

针对数字滤波的信号处理特点，将截短的滤波器冲击响应波形进行二维分解，得到滤波器的多相结构。通过对多相结构的分析，给出了一种较为精简实用的基于滤波器系数查表模式的FPGA实现结构。该结构具有实现简单、占用资源少等特点。仿真结果表明，该结构完全可以达到实际应用的要求。     

基于FPGA的DLMS抗窄带干扰自适应滤波器实现

针对传统LMS算法迭代结构难以并行实现的缺点,采用DLMS算法在牺牲部分收敛速度的代价下,可以获得高速的并行处理能力,非常适合于FPGA（field programmable gate array,现场可编程门阵列器件）并行实现,并且可以通过引入流水线级提高数据处理速度.对DLMS算法作出了进一步修正,并详细阐述了其FPGA实现过程,给出了改进的对称滤波器结构,分析了有限精度给算法带来的影响并最终得出最佳的精度参数.最后结果表明该方法是可行的,并且获得高达100.88Mbit/s的数据吞吐速率.     

基于FPGA的FIR数字滤波器的实现

在现代电子系统中,FIR数字滤波器以其良好的线性特性被广泛使用,属于数字信号处理的基本模块之一。在工程实践中,往往要求对信号处理要有实时性和灵活性,而已有的一些软件和硬件实现方式则难以同时达到这两方面的要求。随着可编程逻辑器件和EDA技术的发展,使用FPGA来实现FIR滤波器。既具有实时性,又兼顾了一定的灵活性,越来越多的电子工程师采用FPGA器件来实现FIR滤波器。     

CIC滤波器的FPGA实现

为了解决软件无线电通信系统中频采样之后的极大数据量在基带处理部分对DSP计算的压力,在发射和接收过程中采用采样率变换技术,并引入CIC滤波器实现采样率转换,很好地满足了抗混叠效应的要求.采用常规方法和Hongenauer剪除理论的改进算法完成该滤波器的设计,结果表明:对于5级CIC滤波器,前者最高工作频率为160MHz,占用228个逻辑单元;后者最高工作频率为193MHz,占用225个逻辑单元.QuartusⅡ时序仿真验证了两种方法的正确性,而后者更适用于高速多速率信号处理系统.     

基于Matlab的FIR滤波器设计及FPGA实现

FIR滤波器是一种被广泛应用的基本的数字信号处理部件．针对常用的软、硬件方法设计实现FIR滤波器存在的问题，提出采用Matlab的窗函数方法设计并在FPGA上高速并行实现严格线性相位FIR滤波器的方案．其可以方便地调熬滤波器的阶数和系数，适合不同场合的应用．通过编程调试结果表明，该设计是可靠的，可作为高速数字滤波器设计的较好方案．     

基于FPGA的高阶FIR滤波器设计

以对激光陀螺的滤波为应用背景,利用FPGA内部RAM、ROM和乘法器IP核为核心,经过可靠的同步时序设计和稳定的逻辑控制设计,在低成本的情况下很好地实现了一种高阶滤波器的设计;并且具有良好的可移植性。使用该滤波器,极大地降低了系统成本和复杂度,可以使设计人员轻松地完成对激光陀螺的高阶滤波,而不需要提高系统硬件成本。     

FIR数字滤波器的FPGA实现

介绍了采用加法器树和线性相位结构在FPFA上实现FIR数字滤波器的方法,并通过Verilog HDL用Quartus II进行了仿真.相对于采用传统的移位相加乘法器和直接型结构的FIR滤波器设计,这种实现方式在性能上有明显的优势,使执行效率得到了较大提高.尤其在滤波器的阶数较大的情况下,优势会更明显.     

基于FPGA的PCI总线控制器设计

介绍一种基于Xilinx公司XCS30XL的FPGA进行PCI总线控制器的设计，并说明了PCI总线的特征和架构以及PCI板卡的硬件设计，还讨论了基于Verilog的PCI控制器软件设计与接口时序，并给出了仿真结果，通过仿真结果可以看出该Verilog设计符合设计要求．     

基于FPGA的以太网MAC子层协议设计实现

介绍了基于现场可编程门阵列(FPGA)的以太网MAC子层协议的硬件实现方法。硬件结构上由控制模块、发送模块和接收模块3个部分组成,发送模块和接收模块采用状态机控制数据发送和接收的过程,完成数据的封装、发送和接收功能。     

基于FPGA的贝尔图像插值算法实现

设计了一个基于贝尔模板的图像重构算法。该插值算法根据R、G、B各分量梯度相关性,通过G分量的梯度信息估计出其他分量的梯度信息,进而求得其他分量的值,得到全彩图像。并且将该算法在FPGA平台上进行了验证。将CMOS采集回来的分辨率为1 280×1 024,每秒25帧的贝尔图像经过插值、提帧,通过DVI接口输出或存入存储器中。实验表明该算法实现的重构图像质量很高,其PSNR达到37 dB。     

基于FPGA的PSK解调器实现

自适应调制系统要求其解调器能够对多种调制方式进行解调.通过研究发现,采用合理电路结构与算法,可使基于FPGA(field-programmable gate array)的PSK(phase shift keying)数字解调器在仅改变部分电路结构的情况下,对多种PSK调制方式进行解调.对一些现有解调技术进行探讨,并利...     

基于H.264的DCT变换系数解码的FPGA实现

根据H.264码流解码过程中整数DCT逆变换逆量化的算法原理,优化设计出一种基于FPGA的新型解决方案.设计采用VHDL和C语言相结合的编程方式,其中源数据的获取和分析在NIOSⅡ软核处理器中用C编程完成,各高效算法则用硬件描述语言VHDL编程实现.说明了逆量化和逆变换的算法原理,各功能模块的设计流程和仿真结果.设计充分利用DCT算法的对称性,提出用高度并行结构来加快处理速度的方法.设计方案在保证运算精度的同时,结构简洁、运行速度快,可移植性强.     

一种基于FPGA的信号发生器设计实现

应用VHDL语言及QuartusII软件提供的原理图输入设计功能,结合电子线路的设计加以完成一个可应用于数字系统开发或实验时做输入脉冲信号或基准脉冲信号用的信号发生器,它具有结构紧凑,性能稳定,设计结构灵活,方便进行多功能组合的特点,经济实用,成本低廉。     

基于FPGA的RS译码器的设计与实现

采用改进型Berlekamp_Massey（RiBM）算法设计并实现了基于FPGA的符合DRM_DCP接口协议的RS（255,207）译码器,可实现对每个码字（255个码元）中不多于24个码元的错误进行纠正。此外,介绍了设计中所采用的一种层次化数字信号处理IP的设计流程,可有效的提高设计和验证的效率。     

高速FIR滤波器设计与FPGA实现

文章主要研究了基于传统的乘累加(MAC)结构的FIR滤波器设计的2种方法,在此基础上研究了一种新的基于分布式算法(DA)的FIR滤波器设计的硬件结构,分析了DA算法结构较MAC结构的优点。最后设计了一个8阶8 bits的基于DA结构的FIR低通滤波器,并在Altera FPGA上进行硬件实现。     

Sigmoid函数及其导函数的FPGA实现

通过对Sigmoid函数进行分析,构造一张自变量在[0,4],函数值在[0.5,1.0]的查找表,将其与设计的运算模块相连,实现Sigmoid函数及其导函数.实验表明,该方法在确保快速运算的同时节省了芯片的资源.     

基于FPGA的Turbo码译码器设计与实现

对Turbo码的Log-MAP译码算法进行了研究,引入滑动窗技术对Log-MAP译码算法进行了优化,并设计了适合硬件实现的流水线结构的译码器。结合3G标准规定的数据速率,对译码器和交织器进行硬件电路的设计和FPGA实现。仿真结果表明所设计的电路在译码性能和延迟方面满足实际要求,具有一定的实用价值。