基于E1接口的任意数量信道同步的实现方法

针对通信设备具有多个E1接口且要求各E1链路传输同步的使用情况,介绍一种实现任意数量E1信道同步的方法。分析了成帧E1和非成帧E1多信道的同步方法,进行了试验测试对比,证明该同步方法的有效性。技术已成功用于实际工程。     

路由器中的E1接口设计

提出了在路由器设计中的E1接口的设计方案,对硬件连接和物理层芯片PEB2260 -N、MPC860的SCC3、TSA进行了介绍.为了实现PEB2260-N和MPC860的正确数据交换、帧的完全同步,对其中的寄存器进行了正确的设置.PEB2260-N采用双帧模式透明传输,MPC860采用HDLC数据传输,经过底层的驱动,基本完成数据的收发.     

HDLC通信E1／T1接口模块设计

介绍了HDLC通信E1／T1接口模块的两种设计方案，并选择专用芯片方案设计了一种HDLC通信E1／T1接口模块，描述了其工作原理，给出了硬件、软件功能划分和子功能说明。     

PCI接口芯片在X光谱测量系统中的设计与实现

在X光谱探测中,采用PCI数据总线作为传输通道能够有效实现数据采集的高速实时性.论文介绍了PLXtech公司的PCI总线目标接口芯片PCI9030的功能、特点,尔后对利用PCI9030接口芯片进行X光谱测量系统中高速数据采集卡的硬件和软件设计进行了详细阐述,并利用所研制成的测量系统,得到了实测的X光谱谱线,达到了预期的应用研究目标.     

DAB复用器PCI输入输出卡设计与实现

本文介绍了符合DAB标准的一个复用器PCI输入输出卡设计方案,详细描述了其硬件设计过程,叙述了其主要功能模块的具体实现.     

HDLC通信E1/T1接口模块设计

介绍了HDLC通信E1/T1接口模块的两种设计方案,并选择专用芯片方案设计了一种HDLC通信E1/T1接口模块,描述了其工作原理,给出了硬件、软件功能划分和子功能说明.     

基于X.509标准的证书交换接口的安全性研究

基于互联网的应用日益普遍,安全性和登录灵活性越来越成为使用者关心的问题.基于X.509标准的证书登录很好的解决了安全性,QQ互联方式很好的满足了登录的灵活性,本文将这两种技术结合到一起,提出一种新的登录认证模型,很好地解决了安全性与灵活性.     

基于CDMA 1X无线数据终端的研究和设计

介绍了一种基于专用CDMA 1X无线数据终端的设想,应用嵌入式开发技术,根据无线宽带通信系统的功能需求,设计了系统硬件接口和软件,实现了一个基于CDMA 1X的无线数据终端。通过更换不同的数据源模块可实现不同的无线数据传输,从而构成不同的无线数据传输系统,因此,此系统有良好的适用性和移植性。     

E.tenella河北株重组蛋白IL-2-AMA-1对雏鸡血清主要细胞因子和免疫器官指数的影响

为了确定E. tenella河北株AMA-1基因在毕赤酵母系统中表达产物-重组蛋白IL-2-AMA-1对鸡血清主要细胞因子和免疫器官指数的影响,将150只雏鸡分成5个组,每组30只,第1,第2组分别为阴性对照组和阳性对照组,第3,第4,第5组在7,14,21日龄时分别肌肉注射重组AMA-1蛋白50,100,150μg。在28日龄时,除阴性对照组外,每只鸡经口灌服0.5 mL孢子化卵囊液,其中E. tenella孢子化卵囊含量1.6×10~8个/L,在试验的第14,21,28,35天时每组采集5只鸡心血收集血清,测定其IL-2,IFN-γ的质量浓度。试验第28天时对采血的鸡只剖杀,取脾脏、胸腺、法氏囊进行称质量,并计算免疫器官指数。结果表明,第3组血清IL-2和IFN-γ含量最高,在试验的第21,28,35天时均显著高于第1第2组;在试验的第21,35天时血清IL-2的质量浓度,试验的第35天时血清IFN-γ的质量浓度,与第4组比较也达差异显著水平(P0.05)。第3第4第5组的脾脏指数、胸腺指数和法氏囊指数均显著高于第2组(P0.05),与第1组比较差异不显著(P0.05)。由此表明,适量的重组蛋白IL-2-AMA-1能显著提高雏鸡感染球虫前后的免疫水平,从而提高抗球虫能力。     

基于x264架构的xAVS全Ⅰ帧编码器的设计

根据AVS-P2(文中简写为AVS)标准,参考x264编码器的基本架构和主要函数接口实现了xAVS全Ⅰ帧编码器的设计。简要分析了选取x264编码器架构的原因,比较了AVS与H.264/AVC(简写为H.264)编码标准在全Ⅰ帧编码方面的不同与特点,介绍了xAVS全Ⅰ帧编码器设计的重点,与rm52j在相同条件下的实验结果进行了对比,看出本设计是成功的。     

基于FPGA的H.263编码器设计

由于需要传输和处理的数据量巨大，采用可编程逻辑器件，可充分发挥FPGA高速、实时的特点，为视频图像压缩处理提供一个解决途径，同时也为进一步设计视频处理ASIC打下基础。经仿真结果表明，采用Altera公司的FPGA器件FLEX10K20(两片)和APEXⅡ(一片)，可完成4：2：O的CIF(Common Image Format)图像信号实时压缩处理。该编码器设计中，采用了多级流水线和并行处理的结构，使整个系统的速度得到了很大的提升，同时在后仿真阶段作了仔细的优化，在保证速度的条件下，使整个系统占用的硬件资源最少，具有很好的实用价值。     

Manchester编码器的VHDL设计

指出了Manchester波形具有无直流分量、宏观纠错力强、定时信号提取容易等优点，提出了采用Verilog HDL设计实现的Manchester编码器，这种设计是用软件设计技术来设计硬件系统，具有很好的灵活性、实用性和可操作性．     

一种同步流水算术编码器的设计

针对JPEG2000标准中的算术编码器实现时,在上下文(CX)表更新、归一化及字节输出过程中具有返回或等待路径问题,提出一种新的同步流水算术编码器设计方案．该方案采用4步流水线设计,通过流水线操作的时序分析,得到了CX表的单步更新方法,并设计了一种树型搜索的寄存器的短延时0位检测电路．引入多路选择器来加速实现任意位左移,在提高主关键路径并行性的同时,采用了多种方法对寄存器传输级代码进行优化．实验表明,在EP1S258672C7上,最高工作时钟可达107．91MHz．     

H.264标准中Exp-Golomb编解码器的VLSI设计

为提高Exp-Golomb码的编解码效率,提出了一种基于快速"首位1检测"的Exp-Golomb编解码器硬件实现方法,降低了计算量并节省了硬件资源.该Exp-Golomb编解码器已通过RTL(Register Transfer Level)级仿真和综合,并在FPGA(Field Programmable Gate Array)开发平台进行了验证,在133 MHz时钟频率下编解码器的综合门数分别为765门和632门.该编解码器能满足Baseline档次(30帧/s),分辨率为352×288视频序列的实时编解码对质量和速度的要求.     

基于嵌入式微处理器S3C44BOX的触摸屏接口设计

介绍了触摸屏工作的基本原理,设计了基于S3C44BOX嵌入式微处理器的触摸屏硬件接口电路,研究了触摸屏程序的工作机制,在此基础上给出了其核心部分程序.     

调频频段数字音频广播（CDR）标准的LDPC编码器设计

本文根据2013年颁布的中国数字音频广播（CDR）中LDPC码的校验矩阵结构特点,提出一种基于生成矩阵的编码方法。该方法将生成矩阵转化为块准循环结构,并行化处理编码算法的行与列操作;采用存储器调用的控制策略,实现CDR标准中四种码率编码,提高了硬件资源的利用率。在Xilinx 公司的FPGA平台上进行了该编码器的设计,联合了ModelSim和MATLAB仿真软件进行验证。结果表明,该设计方法具有资源占用较少、功耗低、编码准确率高等特点,其吞吐量约为400Mbps,达到了CDR标准的LDPC编码要求。     

X.21与G.703转换器的设计及应用

研究Ｘ．２１与Ｇ．７０转换器的设计及应用。方法通过基带信号的功率谱分批一路编码的原理,并分析Ｇ．７０３和Ｘ．２１协议。结论该系统工作稳定,能够很好地完成指定功能。