基于CORDIC算法的直接数字频率合成器实现方法

提出了一种基于CORDIC算法的改进直接数字频率合成（DDFS）的实现方法，应用CORDIC算法替代了庞大的传统正弦函数ROM，输出高质量的信号。该方法使DDFS易于在FPGA等器件内实现。     

基于CORDIC改进算法的高速DDS电路设计

实现了一种改进的CORDIC算法,其迭代方向由输入角二进制表示时的各位位值直接确定,避免了CORDIC基本算法中迭代方向需由剩余角度计算结果决定的不足,提高了CORDIC算法的运行速度,并且基于这种改进的CORDIC算法和并行流水结构,完成了一种高速直接数字频率合成(DDS)数字核心电路设计.该电路在Jazz公司0.35 πm工艺(ri35sy101库)条件下达到1 GHz的工作频率,具有参数灵活可调特征,可作为IP应用于AD9858和AD9910等高端DDS芯片.     

基于CORDIC算法的直接数字频率合成器实现方法

提出了一种基于CORDIC算法的改进直接数字频率合成DDFS的实现方法，应用CORDIC算法替代了庞 大的传统正弦函数ROM输出高质量的信号，该方法使DDFS易于在FPGA等器件内实现.     

CORDIC算法在软件无线电中的应用

数字下变频技术是软件无线电的关键技术之一，其主要功能是把信号搬移到更低的频率上，将宽带高速数据流信号转变成窄带低速数据流信号，以便实时信号处理．研究了一种产生正弦和余弦而无需大量查询表的方法——CORDIC算法（坐标旋转数字计算）．此算法的优点在于它不但替代了巨大的查询表，而且4个乘法器也不需要了，这是由于CORDIC算法可以用于实现复数的复相位旋转．这种方法能有效提高信号处理效率，减小硬件设计的代价，并通过仿真证明该方法的高效性．     

DDS在电子测量与仪表中的应用

介绍了直接数字式频率合成（DDS）技术的基本工作原理及其DDS在电子测量与仪表中的应用，并对相位截断条件下DDS的输出频谱进行了分析．     

直接数字频率合成器频谱性能分析

对直接数字频率合成器DDS(Direct Digital Frequency Synthesizer)的频谱性能进行了相关分析．在DDS频谱性能量化理论基础上,从相位噪声以及非线性余弦函数映射两个方面对DDS输出信号频谱纯度性能优化．对于硬件结构以及相关参数均确定的DDS而言,其频谱特性将随着频率调节字FFTW的变化而变化．研究结果表明,若字长M为32bit,只需要计算出FFTW为2^0,2^1,…,2^31时所对应的信噪比SSNR值即可,取其中最小值来衡量DDS的频谱特性．基于上述量化方法,可以通过调节DDS系统中不同参数值或结构,计算它们对应的SSNR,从而得到最佳性能的设计方案．分别对相位截尾误差以及非理想SCMF产生的误差进行优化．为进一步提高DDS的频谱纯度,可以对非理想SCMF误差进行优化．通常SCMF由只读存储器查找表和插值算法组合而成．ROM表可以很容易取到相应角度对应的正余弦函数精确值,但是插值算法总会带来一定的运算误差．文中提出一种自动调节算法能够实现对非理想SCMF误差的优化．     

基于VHDL的正弦波发生器设计

传统的用分立元件或通用数字电路元件设计电子线路的方法设计周期长,花费大,可移植性差.本文以正弦波发生器为例,利用EDA技术设计电路,侧重叙述了用VHDL来完成直接数字合成器(DDS)的设计,DDS由相位累加器和正弦ROM查找表两个功能块组成,其中ROM查找表由兆功能模块LPM_ROM来实现.     

基于CORDIC算法的FPGA实现

在介绍传统的直接数字频率合成(DDS)技术和坐标旋转数字计算机(CORDIC)算法原理的基础上,就如何选择CORDIC算法的参数进行分析,并给出了推导过程。设计了一种基于高速并行流水线结构CORDIC算法的正弦信号发生器,在QuartusⅡ和Modelsim平台上综合和仿真表明,时钟频率可达205 MHz,误差在10-5数量级。给出了FPGA设计的具体过程,软件仿真结果和硬件应用结果。     

π/4单向最优迭代CORDIC算法的反正切计算

提出一种单向最优角度迭代的坐标旋转数字计算机(CORDIC)算法用于计算反正切函数值.运用角度区间折叠、选择最佳预设角和省略部分预设角等方法,将CORDIC算法的迭代范围缩小到[0,π/4],并且统一了向量旋转方向,实现了一种电路资源消耗少、迭代最短仅需1个时钟周期的电路设计.在Altera公司的QuartusⅡ平台上选取EP2C8Q208C8芯片进行仿真.实验结果表明:相比传统CORDIC算法,该算法计算所需的平均时钟周期缩短74%,硬件消耗降低18.1%,ROM减少62.5%,输出精度也有一定的改善,适用于实时性强和硬件资源有限的现代通信应用场合.     

一种改进CORDIC算法的研究与实现

坐标变换在风力发电变流器的控制系统中应用广泛,随着系统对实时性要求不断提高,传统的方法已难以适应.在介绍基本CORDIC算法原理的基础上,提出了一种改进的CORDIC算法,该算法利用三角函数的对称性,分别对输入角度进行预处理,对迭代结果进行后处理,实现了整个周期（-π~＋π）的三角函数计算,算法采用18级流水线结构实现...     

基于FPGA的直接数字频率合成器的设计

为了实现幅值和频率在一定范围连续可调,频率步进达到1Hz以下信号发生器的设计.采用直接数字频率合成技术(DDS),介绍根据直接数字频率合成技术组成及原理,给出了基于可编程逻辑器件FPGA及相应EDA软件QuartusⅡ实现DDS的具体设计方案及编程实现方法.通过改变设计参数可以调节所产生波形频率和幅度;通过改变ROM查找表中波形数据可以产生任意波形.利用FPGA器件设计DDS,大大简化了电路设计过程,缩短了调试时间,并为修改、添加DDS的功能提供了方便.     

基于DDS的NCO设计

数字下变频器(DDC)是数字接收机的重要部件,而数字振荡器(NCO)又是影响数字下变频性能的关健器件。 NCO的设计采用直接数字频率合成(DDS)技术,并对DDS的相位舍位误差产生的原因进行了浅析。最后生成累加器模块和正(余)弦幅度存储器模块,实现了系统级综合和仿真。     

基于直接数字频率合成器的高性能数字电视调谐器本振设计

讨论了数字电视调谐器本振相位噪声,在分析直接数字频率合成器（DDS）的原理及特点的基础上,提出了一种DDS与锁相环（PLL）混合电路用于调谐器本振的方法,应用该方法可使其在所用频率点上无相位截断噪声,从而使调谐器本振的相位噪声大大改善,实验证明,该方法是有效的。     

组合信道纠错码的译码

讨论了组合信道纠错码、提出一种用ＲＯＭ构成的组合信道纠错码的译码器．这个译码器将检测随机错误图样检测器和检测突发错误图样检测器合并在一起由ＲＯＭ完成．因此．译码器结构简单．这种译码器适于校验位较少的组合信道纠错码的译码．还给出了可用该方法可译的部分组合信道纠错码．     

基于ROM压缩算法的直接数字频率合成器设计

描述了基于ROM压缩算法的直接数字频率合成器(DDS)的特点和原理,有效地降低DDS的杂散,给出了一种用Altera CPLD器件(EPM1270T144C5)实现方案,同时给出了系统外围电路的设计方法及测试结果.     

基于CORDIC算法的DDFS实现研究

介绍了CORDIC(坐标旋转数字计算机)算法实现直接数字频率合成器(DDFS)中相位到正弦幅度转换的原理,提出了一种优化的基于CORDIC算法的DDFS的FPGA(现场可编程门阵列)结构,并对其中的关键部件CORDIC处理器的结构进行了较详细的描述.该结构在一定的输出精度下可以达到较好的无杂散动态范围(SFDR),同时需要的硬件资源较少,便于FPGA实现.     

软件无线电中调频波形的正交解调

为了满足软件无线电电台中通用波形库的设计要求,研究了软件无线电中FM波形的数字化解调,分析了用坐标旋转数字计算机(CORD IC)算法,计算FM基带解析信号相位的过程。给出了FM正交解调结构,即在统一的中频数字化硬件平台上,与单边带、调幅等波形一起在基带完成正交解调。在此基础上,提出了一种采用相位校正的差分鉴频方法,并针对DSP实现形式对CORD IC算法进行了改进。该算法与传统的非相干解调方式相比,在灵活性和可靠性方面有了较大的增强。     

基于FPGA直接数字频率合成器DDS的设计

本文利用FPGA器件实现了DDS系统中的关键部分DDS核,所设计的DDS核,由相位累加器和波形数据表组成,可以实现产生任意波形。FPGA器件作为系统控制的核心,其灵活的现场可更改性,可再配置能力,对系统的各种改进非常方便,在不更改硬件电路的基础上进一步提高系统的性能。