集成运放和电压比较器

电压比较器是集成运放在非线性状态下的具体应用,它源自于集成运放优良的性能,即趋于无穷大的电压放大倍数,使之两输入端谁的电位高输出反映谁的特征来完成比较功能．深刻理解这一本质问题,对我们学习电子线路是十分重要的．     

浅析集成运放的非线性应用

本文介绍了μA741集成运算放大器的芯片结构以及利用集成运放组成非线性电路的应用。     

集成运放在非线性状态下的应用

集成运算放大器是高增益的多级直接耦合放大器，广泛应用于电子电路中。探讨了集成运放工作在非线性区域的应用，并对典型的应用电路进行仿真和分析，在教学中既可以提高教学质量，又可以培养学生应用和分析问题的能力。     

集成运放线性和非线性应用浅析

本文介绍了集成运放的基本组成和理想参数，抓住集成运放的线性和非线性特性，举例分析了集成运放在信号的运算、处理和测量等方面的应用。     

关于运算放大器工作区域的分析

简述了理想运算放大器的模型和特点,根据集成运算放大器的工作区域,提出了运放工作状态的判断方法。     

集成运放自动测试系统

本文用步进激励、步进采样、最小二乘法对集成运放参数进行了测试。在电路设计的基础上，进行了系统的软件调试并得到运放参数的测试结果。系统可以进行自动零点校准和偏位法补偿，对测试ＩＣ提出了新的改进方法。     

集成运放及其应用

集成运算放大器已成为现代电子电路中的核心器件,它与不同的外接电路连接,可以工作在不同的区域,实现多种电路功能,广泛应用于信号运算、信号处理、信号变换及信号发生器等电子领域的各个方面。     

集成运算放大器应用详解

本文详细的介绍了集成运放的具体参数指标,并有针对性的阐述了各个参数对性能的影响。文章最后以一个具体实例讲解了其应用。     

IC集成运放综合实验设计

综合性实验是实验教学改革和发展的趋势。针对独立学院验证性实验多,学生创新能力不强,影响其综合能力提高的现状。文章提出了IC集成运放多学时综合实验的设计步骤、原理和方法,分析并解决了其中出现的问题,并对该综合实验的进一步改进作了分析和讨论。     

集成运放理想化处理后的误差分析

本文运用等效电路法，对实际集成运算放大器理想化处理后所产生的误差进行了分析，证明了其理想化处理的合理性。     

关于运算放大器电路中补偿电阻的探讨

本文分析了实际集成运算放大器及电路参数对其输出产生的影响,对补偿电阻的作用和大小进行了探讨;以通用集成运算放大器为例构成一个典型电路,取不同大小值的补偿电阻,对输出产生的误差作了定量描述;结论对于运算放大器的使用具有一定的参考作用。     

CMOS集成运放的伸缩性版图设计

根据基本ＣＭＯＳ集成运算放大器的电路特点及设计指标，编制了ＰＳＰＩＣＥ电路通用分析源程序，由模拟结果推导出各模拟参量与其决定因素之间的关系，进而确定了由设计指标决定的版图几何尺寸和工艺参数，提出了伸缩性版图设计的思想，建立了从性能指标到版图设计的优化路径，为实现模拟集成电路版图的自动设计提供了初步的步骤和程序。     

用基本矩阵法分析运算放大器

本文应用基本矩阵法分析运算放大器,并导出其同相运用与反相运用时主要性能指标的严格表达式和理想式。     

一种适用于低压低功耗Sigma-Delta数据转换器的运算放大器

通过比较两种常用的运算放大器结构,提出了一种适用于低压低功耗Sigma-Delta数据转换器的运算放大器结构,并在Chartered公司的0.35μm互补型金属氧化物半导体工艺下完成了该放大器的设计.仿真结果表明,放大器的直流增益为77 dB,单位增益带宽为36 MHz,相位裕度为48,°可满足低频高分辨率Sigma-Delta调制器的设计要求.     

基于运放的模拟传感器信号产生电路

在PLC实践教学中,被控对象往往是一些实验模块,用一些按钮开关来模拟传感器信号,不符合实际的工程控制过程。为此有不少实验设备在实验模块中增加了自动传感器信号产生电路。一般以单片机或PLD为核心器件的居多,这些电路往往存在容易锁死、需另增加电路自身复位按钮等问题。该设计采用传统的运放电路,能很好地模拟传感器信号产生。使用情况也证明,系统工作运行可靠。     

集成运算放大器多功能实验电路

本文介绍一种集成运算放大器多功能实验电路，对信号可进行十余种运算和变换功能。     

Dual-Mode Low Power Pipelined ADC with Pre-charged Switched Operational Amplifier

This paper describes a 12-bit 40-MS/s and 8-bit 80-MS/s dual-mode low power pipelined analog-to-digital converter (ADC). An improved multiplying digital-to-analog converter is used to provide the dual-mode operation. A pre-charged fast power-on switched operational amplifier is used to reduce the power consumption of the pipelined ADC to 28.98 mW/32.74 mW at 40 MHz/80 MHz sampling rates. The ADC was designed in a 1.8-V 1P6M 0.18-μm CMOS process. Simulations indicate that the ADC exhibits a spurious free dynamic range of 90.24 dB/58.33 dB and signal-to-noise-and-distortion ratio of 73.81 dB/47.85 dB at 40 MHz/80 MHz sampling frequencies for a 19-MHz input sinusoidal signal.     

集成运放教学中应引入"虚短"和"虚断"

介绍了集成运放的两个非常重要的性质--"虚短"和"虚断",并应用它们分析集成运放的应用电路,建议在集成运放的教学中引入"虚短"和"虚断".