全流水FFT处理器的VLSI设计与实现

提出了一种适用于OFDM系统的快速全流水FFT处理器结构.考虑时域抽取(DIT)和频域抽取(DIF)算法的有限字长效应,采用DIF算法.首先对FFT碟形变换的复乘法进行简化,然后提出相应的流水线碟形处理单元(BPE),最后采用0.13μm1.08 V CMOS工艺实现了64点基2 DIF FFT处理器.综合结果显示,该处理器能够工作在200 MHz,面积和功耗分别为2.9 mm2和15 mW.提出的全流水FFT处理器能够广泛应用于WALN、DVB-T、ADSL以及其它基于OFDM的多载波系统.     

应用于UWB的128点FFT处理器的物理设计

在SoC Encounter 5.2的平台上,对应用于UWB无线通信的128点FFT处理器进行了物理设计.在前端综合以及可测性设计后导出的FFT处理器门级网表的基础上,采用SMIC 0.18μmCMOS工艺,进行了布图规划、电源规划、布局、时钟树综合、静态时序分析与优化、布线等步骤.在完成详细布线之后,对该设计进行物理...     

一种应用于DC-OFDM系统的FFT处理器设计

设计了一种应用于双载波正交频分复用(DC-OFDM)无线通信系统的高速、低功耗快速傅里叶变换(FFT)处理器.为降低传统并行架构带来的硬件实现开销,提出了一种新型的结合FFT分解的多路并行架构,有效减少了实现所需的乘法器和加法器数目,在提高处理器数据吞吐率的同时,进行了芯片面积的优化.另外,采用提出的处理单元实现不同的基运算,并对基-2、基-22、基-23、基-24不同架构下的定点FFT运算所需的硬件开销进行定量分析,以选择最优的基结构.最后,介绍了旋转因子乘法器的设计.设计实现的128点FFT处理器采用SMIC 0.13μm CMOS工艺,芯片面积为1.44 mm2,最大数据吞吐率达到1GS/s,在典型工作频率500MS/s下的功耗为39.5mW.与现有其他128点FFT处理器相比,减小了面积,节约了功耗.     

基于OFDM技术FFT的FPGA研究

本文对快速傅立叶变换,基本运算单元,蝶形运算的位数,8k点FFT实现,FFT模块实现IFFT等几方面阐述了基于OFDM技术的FFT的设计思路,给出了FFT实现的总体框架,并对存储器的控制,运算模块,FFT的地址,旋转因子,数据的锁存进行了硬件的设计,通过Matlab工具箱中的FFT函数进行了仿真.     

并行数据FFT/IFFT处理器的设计

针对采用快速傅里叶变换(FFT)技术的多种应用场合,在分析基-2及基-4按时域抽取Cooley-Turkey算法特点的基础上,提出一种高性能FFT/IFFT处理器的硬件设计架构.通过改进基-4蝶形单元,可进行形如2的幂次方点数的FFT/IFFT运算.该结构能够并行地从4个存储器中读取蝶形运算所需操作数.仿真结果表明,该结构可以运用于对面积和速度要求较高的应用场合.     

OFDM系统中符号定时算法的改进

OFDM(OrthogonalFrequencyDivisionMultiplexing)是一种多载波数字调制技术,它通过快速傅立叶反变换IFFT,将高速串行数据调制到多个并行子载波上,从而降低了每个子载波中数据的传输速率,能有效的对抗无线传输中的多径干扰。本文主要针对OFDM系统中的符号定时算法进行了研究,在Schmidl和Cox给出的符号定时算法的基础上,提出了一种改进算法,在运用MATLAB进行仿真的基础上,对两种算法进行了分析比较。从比较结果可以看出,改进算法判决峰值明显,更易于进行定时同步。     

基于FFT的OFDM系统仿真分析

正交频分复用(OFDM)技术是一种多载波数字调制技术,OFDM技术属于多载波调制,能提高载波的频谱利用率。OFDM系统能够有效地消除无线信道带来的影响,还可以结合其它技术最大限度地提高物理层信息传输的安全性。OFDM系统中,可以从时域和频域两个角度使用FEC来对抗频率选择性衰落和实践选择性衰落。为了达到这个目的,通常使用的一种技术是交织编码技术。     

基于九天EDA系统的集成电路版图设计

文章介绍了基于中国华大九天EDA系统平台的集成电路版图设计流程，并给出了集成电路版图布局、单元配置和布线的一些原则。实践证明九天EDA系统是教学、科研和商业用芯片理想的版图设计工具。     

CPU中数据调整器的版图设计

介绍了一种CPU中数据调整器的手工版图设计,说明了版图设计中常使用的一些方法.     

基于FPGA的FFT处理器的研究与设计

提出了一种基于FPGA的64点定点快速傅立叶变换(FFT)的实现方案,并采用EP2C70型号的FPGA实现了处理器.该处理器采用按时间抽取的基 2算法和6级流水线结构,每级将乘法器的旋转因子输入端固定为常数而不是作为变量从ROM中读取,流水寄存中间数据结果.采用Verilog语言在RTL级上进行了编程实现,并进行了逻辑综合、时序仿真和硬件测试.硬件测试结果与Matlab计算结果吻合得较好,证明了方案设计和程序的正确性.该处理器具有运算速度快、精度高等优点,适合于高速信号处理的应用场合.     

基于ASIC的128点FFT处理器的设计

所研究的芯片是128点定点FFT处理器,该处理器主要应用于超宽带无线通信系统.采用一种适合于128点快速傅里叶变换(FFT)的混合基-22/2的按频率抽取算法,并在此基础上设计一种并行运算与流水线结构相结合的硬件系统.详细描述了系统状态机的设计,最终实现了一个满足时序和设计工艺要求,达到了以下指标:工作频率66 MHz,芯片面积3.54 mm2,功耗为71.6 mW的高性能的FFT的IP处理器核.     

基于UWB的128点FFT处理器的可测性设计

介绍了基于扫描测试的DFT原理和实现步骤,并对应用于UWB无线通信的128点FFT处理器进行可测性扫描设计.利用DFTCompiler实现了扫描链的综合,其故障覆盖率为99.96%.扫描链条数为16,最终实现可测性网表的输出,并在后端版图工具Soc Encounter中实现扫描链的正确识别.     

局部流水FFT处理器设计

讨论局部流水FFT处理器中的两个主要模块:蝶形运算流水线和地址产生器的设计.基于对基2蝶形单元的"深"反馈,提出一种称之为R2SD2 F(radix-2single"deep"delay feedback,基2单路深度延时反馈)的流水线结构.该流水线中的蝶形处理单元仅由两个复数加法器组成,可以工作在基4/基2/直通三种模式下,因此由两个如此蝶形处理单元组成的R2SD2F流水线可以在一次循环中选择完成基16/基8/基4/基2运算.在完成长为N(假定N为4的整数次幂)点的DFT运算时,该流水线所需的主要硬件有log4N-1个复数乘法器和2log4N个复数加法器.作为一个整体,给出局部流水FFT处理器中的地址产生方法和旋转因子存取结构.     

基于FPGA的块浮点FFT的实现

在分析基-2 FFT算法的基础上,提出一种用FPGA实现FFT的方法.用块浮点机制,动态扩大数据范围,在速度和精度间得到折衷;模块化设计,易于实现更多点数的FFT运算.采用Verilog语言编程实现,在Quartus II和Modelsim平台下进行逻辑综合和时序仿真,时序分析结果与Matlab计算结果相比较验证了程序的正确性.     

OFDM系统中同步帧头的设计

介绍OFDM的主要思想和同步技术，在Schmidl和Cox的同步方案和IEEE802．11a的同步方案的基础上提出一种新的同步帧头，并通过MATLAB仿真对构成sync段的PN序列的自相关和峰均功率比进行分析。仿真结果表明，同步帧头具有较好的自相关性能，降低了峰均功率比。     

OFDM/DMT中一种基于DIT-DHT的高效率FFT/IFFT结构

提出了一种基于按时间抽取(DIT)离散哈特莱变换(DHT)的快速傅里叶变换(FFT)结构,运算过程均为实数操作.与复数FFT相比,该结构可以节省1/2的RAM并且需要更少的乘法器和加法器.这种FFT/IFFT结构适用于ADSL/VDSL、DAB/DVB、WLAN及其他OFDM/DMT应用和实数FFT应用中.     

OFDM系统中改进的FFT插值算法

提出了一种基于快速傅立叶变换的边缘扩展信道插值算法（EFFT,Edged Extend Fast Fourier Transform）。该算法对OFDM符号有效频带边缘的两端频点做镜像线性扩展,使增加的导频信息能改善有效频带边缘附近的信道估计性能。仿真结果表明,在低阶调制且SNR较低时,EFFT插值算法的性能与维纳滤波信道估计算法相当,且较传统FFT插值算法的MSE提升1dB左右。在实现复杂度方面,EFFT算法与FFT算法相当;与维纳滤波算法相比运算量明显降低。EFFT算法不需要对现有技术标准进行改动,也不会降低系统的传输效率。     

关于利用FFT的OFDM的实时同步方式的研究

提出了OFDM(正交频分复用)利用FFT(傅里叶变换)实时同步方式的方案,在多径环境下具有有良好的特性.研究了OFDM的原理后,采用防卫间隙相关处理等技术对接收信号进行FFT、检波,进而求得传递函数,并对此传递函数进行IFFT(快速傅里叶逆变换),求得时间轴延迟信号,实现高精度实时处理.