基于FPGA的MQ算术解码器的设计与实现

分析了JPEG2000中的MQ算术解码算法,在进行算法优化的基础上,提出了一种基于4级流水线的高性能MQ解码器结构,在Quartus Ⅰ开发环境下对设计进行RTL级描述,用Modelsim进行了相应的功能仿真;针对Altera系列FPGA Cyclone Ⅱ EP2C35F484C8进行综合,并完成时序仿真.实验结果表明:该设计的最高工作频率可达37.64 MHz,占资源为557个LE,在利用有限资源的情况下可大幅度提高其速度.     

基于FPGA的信号发生器的设计

本文结合工程实际,介绍一种基于FPGA的信号发生器的软硬升实现方案。利用FPGA接口灵活、编程简单的特点,采用Altera的飓风系列cyclone可编程门阵列芯片和AD公司的AD7847（D／A转换器）,实现了信号发生器的设计,并针对工程设计容易出现的问题,给出了解决的思路。     

基于IP协议的FPGA万兆可靠互联通信设计与实现

近年来, 云计算和大数据处理迅猛发展, 现场可编程门阵列(field programmable gate array, FPGA)由于拥有独特的并行处理能力, 已在大数据处理中得到广泛应用. 而通信网络的好坏会直接影响大数据处理的性能, 基于此提出一种基于IP协议的FPGA万兆可靠保序互联通信系统, 基于三指针环形缓冲池以及并行序号管理实现线速万兆数据通信, 利用硬件超时重传机制实现可靠数据通信. 该系统与用户接口采用先进先出(first in first out, FIFO)队列方式, 接口简单; 采用IP协议进行通信, 使得通信协议开销较小, 具有良好的系统扩展性; 实际传输速率可达9.33 Gbit/s.     

基于FPGA的铁路语音记录系统的设计与实现

针对现有的铁路语音记录系统缓充池容量小、存储时间短的现状,采用FPGA器件构造双缓冲池,改进了传统语音存储在线缓冲技术.实验结果表明,本研究所设计的基于FPGA的铁路语音记录系统较以往类似的语音记录系统在存储容量上有很大提高,在线播放功能较传统的单缓冲池语音记录系统也有很大改善.     

基于FPGA的SD转换器的设计与实现

文章提出了一种采用Altera公司的Cyclone系列EP1C6F256C8FPGA芯片设计SD转换器的硬件电路的方法,并以一个加海明窗的160阶Fir低通数字滤波器进行数字信号处理,设计经软件仿真和硬件仿真,结果表明电路性能可靠,SD转换精度较高。     

利用FPGA实现高速芯片的冷却风扇控制

风扇是高速芯片常用的冷却手段,它们能大幅度地降低高速芯片的温度,但也会产生大量噪声。根据温度调节风扇速度能明显地降低风扇噪声,但需要首先测量高速芯片的温度。在现场可编程门阵列(FPGA)中设计一个系统管理总线(SMBus)接口,与内含温度测量和自动风扇控制的芯片进行通讯,实现高速芯片的冷却风扇控制。重点介绍了SMBus接口标准的主要内容,详细描述了具体的硬件电路,并给出了FPGA设计中的几点注意事项。     

FPGA被动并行配置控制器的研究与实现

为了快速方便地配置FPGA,文章提出了使用Flash存储FPGA的配置数据,再由CPLD控制Flash将存储的数据采用并行方式下载到FPGA的方法.由于Flash掉电后数据不会丢失,这样就解决了FPGA掉电易失的问题.该文给出了具体的硬件电路和软件模块的编程思路,通过仿真测试表明本设计的可行性.     

基于FPGA的VGA图像控制器的设计与实现

VGA（视频图形阵列）是一种标准的显示接口，伴随着嵌入式系统的迅速发展，尤其是高速图像处理的发展．埘可以将实时图像处理进行显示有了更多的需求．这里依据VGA接口原理采用了Verilog HDL语言对Altera的Cyclone系列FPGA（现场可编程门阵列）进行了设计，并验证了结果。通过采用FPGA设计VGA接口可以将要显示的数据直接送到显示器，节省了计算机的处理过程，加快了数据的处理速度，节约了硬件成本。     

基于FPGA的RS编码器的设计与实现

Reed-Solomon(RS)码是一种重要的纠错码,它对随机性和突发性错误有极强的纠错能力,广泛应用于数字视频广播(DVB)系统和其它数字通信领域.本文介绍了用现场可编程门阵列(FPGA)实现DVB系统中的RS编码器的原理和工作过程,并给出了实现电路及其仿真的输出波形.     

基于FPGA的SSD目标检测硬件加速器设计

设计了一种基于FPGA的目标检测算法的硬件加速器, 采用循环分块和循环展开的方式来优化卷积池化循环, 可以以任意并行度进行卷积和池化计算。使用一种基于AXI总线的数据重排序方式, 在不带来额外硬件资源开销的情况下, 对特征图进行重排序, 可以降低数据传输时间。将该硬件加速器部署至Xilinx ZCU 102开发板进行验证, 结果表明SSD算法前向推理性能为534.72 GOPS, 推理时间为113.81 ms。     

一种基于FPGA的ARM与PCI接口设计方案

介绍一种基于FPGA的ARM处理器与PCI总线互连的设计方法,这种方法不仅使得目标电路简洁、灵活、高效,而且设计代码具有可重用性以降低新设计的复杂度.该设计在Intel、AMD等多款处理器平台主板、多个PCI设备间进行互操作性测试中均能满足设计要求并稳定运行.该方法可以推而广之实现各种微处理器/微控制器与PCI总线间的互连.     

基于FPGA的2DPSK调制解调器设计

基于FPGA技术设计并实现了2DPSK调制解调器。调制器主要包括码型转换和PSK调制模块的设计,解调采用差分相干解调,所有设计基于VHDL语言编程,整个系统的功能在Max_plusII上调试通过,并在EPFIOK10TC144—4芯片上硬件实现,具有较好的实用性和可靠性。     

基于FPGA的小车自动行驶控制系统的设计与实现

设计了一个小车自动行驶控制系统.该系统以一个基于流水线结构CORDIC算法设计的双核FFT处理器为基础,实现语音信号的频谱分析,并通过提取MFCC语音特征,与模板库中数据指令进行对比,进而产生控制信号,最终由FPGA控制的无线通讯模块来实现对小车常用基本操作的语音控制.系统在DE2实验开发平台上进行下载测试,结果表明该系统可实时地完成对语音指令的响应,同时系统具有硬件结构简单、实时性好、可靠性高等特点,可广泛应用于语音识别控制领域.     

一种基于FPGA的AES算法的低功耗实现

目前网络支线上绝大部分用户面对的是千兆和百兆的以太接入网,因此设计低功耗而不影响接入网数据传输速率的AES加密芯片将具有广阔的应用前景.由此,在保证128密钥安全性的条件下,本文提出了一种将AES加密算法的128位明文分为4个32位加密单元进行处理,并通过流水线技术进一步降低功耗的AES加密芯片的实现方法.并且针对一般的FPGA结构仿真实现了上述的设计.     

PCI总线接口控制器的FPGA设计

研究有限状态机与PCI总线接口控制器的设计问题.在分析PCI总线接口控制器基本功能的基础上,给出其顶层设计.根据PCI总线操作时序,提出了从设备接口控制器的有限状态机模型.同时结合Altera FLEX10K的FPGA器件,采用Verilog硬件描述语言,描述该总线控制器的基本操作,并完成功能仿真与综合,实现了PCI总线控制器的FPGA设计,说明该有限状态机具有结构清晰、易于维护的特点.     

基于FPGA的液晶驱动设计

介绍了利用FPGA来驱动字符型液晶显示模块(LCM),其关键是对驱动芯片HD44780的各引脚和时序进行控制。该文最后给出了设计电路功能仿真的结果,并下载到Altera公司的芯片EP1K100QC208-3上调试通过。     

基于FPGA的自动升降电梯控制器设计

针对传统单片机设计的电梯控制器外围电路复杂,性能不稳的缺点,提出了基于FPGA的电梯控制器设计。控制器以FPGA芯片为核心,各种功能通过在FPGA设计工具中用VHDL语言进行描述,在集成软件环境中进行编译、调试及综合,使用专用下载电缆将程序代码下载到芯片中以实现其功能。从程序仿真图上可以看出该控制器提供6个楼层多用户的载客服务并指示电梯的运行情况。该方法不仅简化了电路设计,提高了控制器抗干扰性,而且降低了功耗,具有广阔的发展前景。     

基于FPGA 的并行数码管显示控制设计

论述了采用Verilog HDL设计语言开发串行输入的多组多位数码管显示的设计思想.在硬件物理层实现串行数据的接收和硬件编码,而该物理层是采用VerilogHDL编程在FPGA上实现.利用FPGA硬件执行的并行性解决传统设计方法中难以克服的多组多位数码管显示抖动问题,这也是一种充分利用FPGA资源换取系统性能的设计方法,也易于实现数码管显示的扩展.本设计方案的VerilogHDL源代码已经完成综合并通过了布局布线后的时序仿真,系统性能完全满足实际需求.     

基于FPGA的信号存储控制器的设计

提出一种基于FPGA的数字信号存储控制器的设计方案,并详细设计了其内部各功能模块的工作流程,利用硬件描述语言Verilog HDL对各功能模块进行编程,并进一步完成综合和仿真等工作对其进行验证,最后的结果表明该控制器不仅结构简洁、占用硬件资源较少,而且能够完成总体的设计要求,另外,本设计还在系统外部增加了监测模块,对系统运行情况进行实时的监视,保证系统运行的可靠性。     

基于FPGA和PCI总线的数据采集卡设计

本文提出一种基于FPGA和PCI总线的数据采集卡的实现方法。该采集卡VXFPGA为控制核心进行多通道数据采集,并通过PCI总线进行数据传输,有效地解决了数据传输和处理的实时性。本文主要阐述该采集卡的系统设计原理及FPGA各个模块的逻辑功能实现。