基于DCVSPG逻辑的双轨四相异步电路设计

基于四相双轨异步电路设计的芯片面积较单轨异步电路成倍增大,提出了将异步DCVSPG(ADCVSPG)逻辑用于双轨四相异步电路设计.为了适应异步电路设计,在ADCVSPG逻辑单元电路的互补输出端,由一个与非门来实现完成判断电路,同时在每个互补输出端分别添加一个由反向器构成的锁存器,以此提高电路的稳定性,并使得ADCVSPG适合于异步细粒度流水线设计.在HSPICE下对ADCVSPG逻辑和零协议逻辑(Null Convention Logic,NCL)进行了分析.分析表明,ADCVSPG逻辑提高了双轨四相异步电路的性能,减小了芯片面积,是一种较佳的设计方法.     

基于异步替换的异步流水线设计

本文提出了异步替换的概念,即将同步流水线的控制通路和数据通路分离,然后将控制部分用异步结构实现,替换同步控制结构,以完成异步流水线的设计。本文首先提出并证明了基于寄存器的异步流水线结构能够获得与同步流水线相似的性能。一个用于异步替换的设计流程被提出,并被用于一款16位DSP的设计。结果显示,与同步结构相比约20％的性能获得了提升,这证明了异步替换的可行性。利用异步替换,可以充分利用同步流水线的丰富资源方便地设计异步流水线。     

一种基于Muller流水线的异步流水线物理实现流程

为了克服异步电路实现工具不统一、实现复杂度较高的问题,提出了一种新的异步流水线实现流程.基于功能将实现流程分为同步时序约束和异步控制实现两个部分,对同步时序约束采用虚拟时钟,对异步控制实现采用真实延时控制,通过在实际的异步控制信号下的静态时序分析得到时序结果.实验和仿真结果一致表明,该流程可以完全利用成熟的电路自动化设计工具实现,极大地降低了异步流水线的实现难度.     

异步CORDIC处理器设计与FPGA原型验证

提出了用同步电路设计工具和同步FPGA进行设计和验证异步电路原型的方法,设计并验证了一款异步坐标旋转数字处理器(CORDIC).首先设计出同步CORDIC电路,并得到关键路径延时数据,然后采用和同步类似的数据通路,用组合电路设计的异步握手控制单元取代同步电路的时钟,利用FPGA的内部进位链来匹配数据通路的延时.整个电路全部采用Xilinx公司的FPGA设计工具 ISE7.1进行设计和验证,布局布线后的仿真结果表明异步CORDIC处理器工作正确,利用同步电路设计工具,可以快速验证异步电路原型,缩短异步电路的开发周期.     

异步电动机等值电路的简易导出法

介绍了异步电动机等值电路的一种简易导出法，该方法不引进折算的概念，从异步电动机的基本方程入手，采用常用的电路分析法，简易直观地导出了异步电动机的等值电路。     

异步低功耗RSA电路结构的设计和实现

提出一种适用于智能卡和电子标签的异步低功耗RSA电路结构及其模乘电路结构, 使用GTECH的优化方法和BrzCallMux的实现策略, 基于TSMC 130 nm CMOS标准工艺进行ASIC实现。结果表明, 所提出的异步低功耗RSA的面积最低仅为其他RSA面积的4%, 一次加解密时间最低仅为其他RSA加解密时间的0.216%, 功耗最低仅为其他RSA功耗的16.99%。     

变频调速系统的滑模变结构控制

对异步电动机的变频调速系统提出了一种变结构控制方法，并针对电流源滑差控制结构，设计了一个滑模变结构控制器，通过ＭＣＳ－５１单片机实现结构表明：该控制系统响应速度快，动态性能好，且具有很强的抗干扰性能。该算法简单，实现方便。     

四阶变型蔡氏电路的混沌同步及其保密通信

在蔡氏电路的基础上,提出了一种四阶变型蔡氏电路。首先通过数值分析模拟了此电路的混沌特性,然后用驱动一响应法控制其实现了混沌同步,最后仿真实现了它在保密通信中的应用。模拟结果表明,此电路与蔡氏电路相比具有以下优点：(1)此电路可以产生比蔡氏电路更加复杂的混沌行为,保持蔡氏电路部分参数不变,仅改变添加的电阻或电容值就能得到各种不同的混沌状态;(2)此电路比蔡氏电路更易实现混沌的控制和同步;(3)此电路是四维的,比蔡氏电路多一维,因而通信的保密性更强。     

基于多GPU的三维Kirchhoff积分法体偏移

提出3种策略挖掘三维Kirchhoff积分法体偏移在众核GPU(图形处理器)上的并行性.首先,使用数据传输线程和GPU计算线程构造流水线并行框架,基于此框架直接实现异步输入输出(I/O)以减少GPU和网络存储之间数据传输所需的时间;其次,使用GPU的线程满载策略以使指令吞吐量最大化;最后,应用纹理缓存和常量缓存来减少片外存储器访问,并使用固定功能单元计算超越函数.实验结果表明:相比于IntelXeon E5430CPU上的算法串行版本,在nVidia Tesla C1060GPU上的优化算法实现了约20倍的加速比.比较了算法在3种不同GPU架构上的性能,并给出了CPU与GPU结果在0.5×10-4误差限下仅0.3×10-5的浮点数绝对误差.     

单片机控制的异步电动机软起动器研制

提出一种以80C196KC单片机为控制核心的异步电动机软起动系统,给出系统控制电路结构图、单片机控制系统硬件电路结构图和控制软件框图,并对系统进行实验研究.相比于直接起动,使用软起动器的异步电动机,其起动电流约为稳定电流的4倍;电动机起动完成并达到稳态时,直接起动与软起动过程的起动电流倍数分别为6.66和2.96.结果表明,系统能有效地降低起动电流,且起动过程平稳,无冲击和振荡.     

异步电机中的能流传递与电路参数

本文由均匀气隙旋转电机的气隙电磁场精确解出发,详细地分析了由定、转子自感和互感所引起的有功能流、无功能流和磁埸贮能.指出各方向能流和磁場贮能在功率的流传和转换过程中的平衡关系。并由磁埸能量推导出定子绕组自感、转子绕组自感以及定转子绕组间互感的精确表达式。在一定的简化条件下,由这些表达式所得出的近似电感公式,与常用的电机设计公式完全一致。     

三相异步电动机Y／△降压启动控制线路常见故障分析

以接触器、时间继电器为主要器件的三相异步交流电动机Y／△降压启动控制线路在生产、生活中被广泛应用，所以在维修电工基本技能实训中，它是一个主要的训练内容。但其工作原理比较难理解，控制线路也比较复杂，容易产生故障且故障类型较多，故障点难以查找。文中针对某一种控制线路，将其常见的故障及可能产生的原因进行总结分析，以达到快速查除故障、帮助学生更好掌握本控制线路的目的。     

单片机总线上多时钟域下数据传递的可靠性研究

对单片机总线上多时钟域下数据传递的可靠性进行研究，阐述了使用寄存器锁存电路、多级锁存电路2种方法解决多时钟域下数据传递可靠性时存在的问题，提出了采用4级锁存并判断跳变沿的方式能确保多时钟域下数据可靠传递的方法，具有很高的应用价值．     

三相异步电动机缺相运行分析及保护电路

通过对三相异步电动机常见故障──缺相运行的电磁现象及产生的危害分析,设计了缺相运行的保护电路,克服了传统机械式保护电路的不足,确保了三相异步电机的安全运行.     

32位时延无关异步流水线乘法器设计

提出采用Heaviside函数建立可精确描述门限门行为的数学模型，该数学模型可描述门限门的置位、复位行为．针对异步单轨逻辑健壮性差的缺点，基于零协议逻辑(Null Convention Logic)设计了双轨逻辑的时延无关32位异步流水线乘法器．乘法器基于改进的Booth编码和Wallace树．该乘法器与采取同样结构的同步乘法器的仿真结果表明，前者的性能提高了近4倍．     

基于ATM的话音交换技术

利用ＡＴＭ网络进行电路仿真通信是当前ＡＴＭ应用研究的一个热点问题，通过对话音ＡＴＭ电路仿真技术进行分析，指出了这种工作方式在实际应用中存在的一些问题．在此基础上，提出了一种基于ＮａｔｉｖｅｍｏｄｅＡＴＭ的话音通信方式，并对其应用方式和关键技术进行了分析．实践证明，基于Ｎａｔｉｖｅｍｏｄｅ的工作方式提高了带宽利用率和系统整体效率，适用于语音数据集成的应用环境．     

基于链型等效电路的鼠笼式异步电机启动研究

采用链型等效电路,对影响启动的高次谐波建立谐波等效电路,推导出参数的计算公式,通过分析和计算,绘制出鼠笼式异步电机的转矩-转差率(T-s)曲线,为电机设计和绕组选择提供评估参考.仿真结果表明即使高次谐波含量很小,也可能造成较大的转矩下凹,从而影响启动.     

An asynchronous 32×8-bit multiplier based on LDCVSPG logic

An asynchronous high-speed pipelined 32×8-bit array multiplier based on latched differential cascode voltage switch with pass-gate (LDCVSPG) logic is presented. The multiplier is based on 4-phase dual-rail protocol. HSPICE analysis using device parameters of Central Semiconductor Manufacturing Corporation (CSMC’s) 0.6 μm CMOS technology is also given, and the result shows that the average data throughput of the multiplier is 375 MHz. Biography: ZHONG Xiongguang(1976–), male, Ph.D. candidate,research direction: asynchronous processor design,SoC design methodology.