32位时延无关异步流水线乘法器设计

提出采用Heaviside函数建立可精确描述门限门行为的数学模型,该数学模型可描述门限门的置位、复位行为．针对异步单轨逻辑健壮性差的缺点,基于零协议逻辑(Null Convention Logic)设计了双轨逻辑的时延无关32位异步流水线乘法器．乘法器基于改进的Booth编码和Wallace树．该乘法器与采取同样结构的同步乘法器的仿真结果表明,前者的性能提高了近4倍．     

基于异步替换的异步流水线设计

本文提出了异步替换的概念,即将同步流水线的控制通路和数据通路分离,然后将控制部分用异步结构实现,替换同步控制结构,以完成异步流水线的设计。本文首先提出并证明了基于寄存器的异步流水线结构能够获得与同步流水线相似的性能。一个用于异步替换的设计流程被提出,并被用于一款16位DSP的设计。结果显示,与同步结构相比约20％的性能获得了提升,这证明了异步替换的可行性。利用异步替换,可以充分利用同步流水线的丰富资源方便地设计异步流水线。     

一种基于Muller流水线的异步流水线物理实现流程

为了克服异步电路实现工具不统一、实现复杂度较高的问题,提出了一种新的异步流水线实现流程.基于功能将实现流程分为同步时序约束和异步控制实现两个部分,对同步时序约束采用虚拟时钟,对异步控制实现采用真实延时控制,通过在实际的异步控制信号下的静态时序分析得到时序结果.实验和仿真结果一致表明,该流程可以完全利用成熟的电路自动化设计工具实现,极大地降低了异步流水线的实现难度.     

应用流水线技术设计DDS专用集成电路

文中将流水线技术应用于DDS专用集成电路的设计中 ,从而显著地提高了DDS系统的工作速度 ,在文中给出了一个设计实例。     

异步CORDIC处理器设计与FPGA原型验证

提出了用同步电路设计工具和同步FPGA进行设计和验证异步电路原型的方法,设计并验证了一款异步坐标旋转数字处理器(CORDIC).首先设计出同步CORDIC电路,并得到关键路径延时数据,然后采用和同步类似的数据通路,用组合电路设计的异步握手控制单元取代同步电路的时钟,利用FPGA的内部进位链来匹配数据通路的延时.整个电路全部采用Xilinx公司的FPGA设计工具 ISE7.1进行设计和验证,布局布线后的仿真结果表明异步CORDIC处理器工作正确,利用同步电路设计工具,可以快速验证异步电路原型,缩短异步电路的开发周期.     

利用实时操作系统实现异步串行通讯

本文介绍了在实时多任务操作系统下使用无设备驱动程序的模板的方法，根据该方法实现的智能通讯板异步串行通讯程序在某变电站微机监控系统中运行效果良好。     

一种高精度低功耗流水线ADC开关电容电路

提出一种新的电容失配校正方案及功耗驱动的OTA设计思路,通过对虚地电容的修正,将电容失配因子在取样保持系统中去除,达到提高电容匹配程度,降低OTA增益误差的要求,使开关电容部分的瞬态功耗下降.本文采用TSMC 0.18μm工艺设计了一个8位,取样速率为200MHz的流水线结构模数转换器作为验证电路,仿真结果说明此优化结构符合高精度和低功耗要求,可应用到流水线等高速模数转换电路中作为信号前端处理模块使用.     

软件生产的流水线作业模式探讨

依据软件产业的发展过程,结合传统产业的生产作业模式,就软件生产开发过程的方法论基础进行了论述,阐述了软件生产与传统工业生产的差异。指出软件生产的流水线作业模式是软件产业发展成熟的必然结果;并根据软件生产的特点,提出了软件流水线作业生产的建议和方法。     

基于CORBA的异步通讯服务

介绍基于CORBA的异步通讯服务 ,具体包括事件服务和通知服务 .着重叙述事件服务的基本通讯模型和实现接口 ,提出事件服务在办公自动化中的一个应用模型 ,并讨论通知服务对事件服务的改进 .     

基于Balsa的异步集成电路设计方法

由于异步电路具有高性能、低功耗及模块性等特点,特别是在超高速集成电路中可以解决时钟偏斜的问题,使其成为当今集成电路尤其是CPU设计研究的热点。但异步电路开发难度较大,软件及工具功能受限等因素限制了其迅速发展。文章介绍了由英国曼彻斯特大学开发的异步电路设计语言Balsa及相关开发平台的使用方法和设计流程,并与现有硬件描述语言进行了比较分析,提出了异步电路设计工具的发展方向。     

集成电路设计,验证,测试系统的研究

本文对“ＬＳＩ／ＶＬＳＩ设计、验证、测试系统”进行了理论总结,文中分别阐述了该系统中的设计子系统、验证子系统和测试子系统,以及它们所包含的软件概况和主要技术成果。     

八角形斯坦纳树问题的文化基因算法

针对多端线网互连问题,提出以超大规模集成电路物理设计中布线阶段应用较多的斯坦纳树为切入点,采用一种基于种群的全局搜索和基于个体的局部启发式搜索相结合的文化基因算法,对八角形斯坦纳树的结构进行优化,从而进一步缩减线长. 使用Prim算法预处理取得初始种群,并重新修改了原本的文化基因的编码以及相关操作,以便可以处理八角形斯坦纳树构建这一离散问题,利用八角形结构,使其能在全局范围内,快速收敛并全局寻优. 实验结果表明,所提算法能获得较好拓扑的八角形斯坦纳树,快速得到多端线网最优或者较优的布线结果,缩减布线的线长.     

集成电路CAD双向系统的研究

本文是上海交通大学“大规模集成电路ＣＡＤ双向系统”的理论总结,文中分别阐述了“以向系统”的正向设计子系统和逆向识别子系统,它们所包含的软件概况及主要技术成果。     

基于DCVSPG逻辑的双轨四相异步电路设计

基于四相双轨异步电路设计的芯片面积较单轨异步电路成倍增大,提出了将异步DCVSPG(ADCVSPG)逻辑用于双轨四相异步电路设计.为了适应异步电路设计,在ADCVSPG逻辑单元电路的互补输出端,由一个与非门来实现完成判断电路,同时在每个互补输出端分别添加一个由反向器构成的锁存器,以此提高电路的稳定性,并使得ADCVSPG适合于异步细粒度流水线设计.在HSPICE下对ADCVSPG逻辑和零协议逻辑(Null Convention Logic,NCL)进行了分析.分析表明,ADCVSPG逻辑提高了双轨四相异步电路的性能,减小了芯片面积,是一种较佳的设计方法.     

单片机控制系统中步进电机接口电路的设计

介绍了用大规模集成电路PMM871 3设计的控制和驱动 3相、4相步进电机的通用步进电机接口电路 .     

深空通信中基于中继选择的文件传输协议

针对深空通信传播时延大、误码率高以及链路间歇性中断的问题,提出一种基于中继选择的深空文件传输协议。该协议将文件传输过程分为跳到跳发送和端到端重传2个阶段。在发送阶段,提出一种中继选择算法,通过分析天体运动规律选择合适的中继节点,并结合深空链路信道特点,分析链路丢包率和信道增益的关系,选择最优中继链路逐跳进行传输,降低丢包率进而减少重传次数;在重传阶段,目的端对数据包进行校验和检查,丢失的数据包通过端到端链路进行重传,保证文件的可靠传输。仿真结果表明,当端到端误码率大于10－5时,所提协议能有效减少重传次数,进而降低传输时延。在误码率为10－3时,与空间数据系统咨询委员会（consultative committee for space data systems,CCSDS）提出的文件传输协议（CCSDS file delivery protocol,CFDP）相比,该协议的传输时间缩短了40％,能较好地适应深空通信环境。     

基于时钟信号的异步时序逻辑电路设计

与其他异步时序逻辑电路设计方法相比,基于时钟信号的设计法更简便、快捷。使用该方法时,不用画出时序图,直接从次态卡诺图中选定正确的时钟信号,再快速求出触发器状态方程。     

一种改进的PWM型VLSI神经网络的设计

神经网络的超大规模集成电路 (VL SI)实现是发挥其优势的有效途径。改进了现有的基于脉宽调制 (PWM)技术的 VL SI神经网络设计方式。提出了一种结构简单的突触乘法器 ,它的精度高、线性范围大 ,而且不受开关噪声的影响。设计了一个增益可调的电压型 sigmoid变换电路 ,用以实现不同的神经元激活函数。提出一个 PWM所必需的电压-脉冲转换电路 ,它具有较高的转换精度和线性度。以这 3种电路为基础设计了一个解决异或 (XOR)问题的 PWM型VL SI神经网络。模拟结果表明其功能正确 ,具有较高的识别速度 ,适于神经网络的 VL SI实现     

基于现场可编辑门阵列的数字电视码流分析与检测

提出一种基于现场可编辑门阵列的MPEG-2 TS码流实时分析与检测系统解决方案并予以实现.实验证明,系统完全可以替代目前普遍使用的Cypress公司的CY7B933专用解码芯片,完成对MPEG-2 TS码流分析与ETR 290部分功能的检测.     

深亚微米集成电路中的连线分割和缓冲器插入

为在一定的时间限制下得到最少的缓冲器插入数目和连线分段数目，提出了一种深亚微米电路设计方法。该方法通过将传统的可变尺寸驱动连线模型改为缓冲器连线分段模型，得到了最优的缓冲器插入数目和连线分段数目。实验结果表明，在不同的时间限制下，缓冲器数目和连线分段数目是不同的。