一个用于流水线模数转换器的高精度、低功耗采样保持电路

介绍了一个用于高精度模数转换器,采用 0.25μm CMOS工艺的高性能采样保持电路。该采样保持电路的采样频率为 20MHz,允许最大采样信号频率为 10MHz,在电源电压为 2.5V 的情况下,采样信号全差分幅度为 2V。通过采用全差分flip-around结构,而非传统的电荷传输构架,因而在同等精度下,大大降低了功耗。为了提高信噪比,采用自举开关。Hspice仿真结构显示：在输入信号为 5MHz 的情况下,无杂散动态范围（SFDR）为 92.4dB. 该电路将被用于一个14位 20MHz 流水线模数转换器。     

一种改进的流水线模数转换器结构

在分析传统每级1．5位流水线模数转换器的基础上,提出了一种改进结构,该结构完全解决了传统结构因为最后一级的量化电平失调造成的非单调性问题,仿真结果表明改进后的10比特模数转换器在实际情况下的有效位数（ENOB）最大约有0．83bit的提高,且电路的功耗和面积增加量相对较小．     

高速列并行10位模数转换电路的设计

设计了用于CMOS图像传感器列级信号处理系统的10位模数转换器.该模数转换电路采用两级转换的方式,转换速度较单斜ADC提高了近8倍.设计了电阻阵列式多路斜坡发生器、级联结构比较器、数字纠错和消失调等电路,该ADC在不增加工艺成本的条件下满足了10位精度的要求.电路采用Chartered 0.35μm工艺制造.测试结果表明,该模数转换器的INL±0.5 LSB,DNL±0.5 LSB,信噪比为58.364 7 dB.     

0.25 μm CMOS工艺10位150 MHz流水线型ADC设计

采用流水线结构完成了一个10位精度150MHz采样率的模数转换器的设计.通过采用动态比较器降低电路的功耗.在采样保持电路中使用一种新颖的自举开关,可减小失真,使得电路在输入信号频率很高时仍具有很好的动态性能.芯片采用台积电(TSMC)0.25μm CMOS工艺,其有效面积为2.8mm2.测试结果表明,最大积分非线性误差和微分非线性误差分别为1.15LSB和0.75LSB;在150MHz采样率下,对80MHz信号转换的无杂散动态范围为52.4dB;功耗为97mW.     

一种应用于数字电源的模数转换器的设计

设计了一种应用于数字电源控制器的模数转换器,和传统的模数转换器不同,该模数转换器采用两步转换的结构,功耗低,面积小.通过模数转换器与数字脉宽调制器共用延迟锁定环,面积和功耗进一步降低;通过在斜波信号发生器中使用电流舵技术,提高了斜波信号发生器的线性度;通过数字逻辑的优化设计,解决了时间数字转换中两步量化同步和匹配的问题.该模数转换器采样频率为1MS/s,目标有效位为8bit.芯片在SMIC0.13μm CMOS工艺下流片,功耗为60μW,面积为0.03mm2,有效位达到6.5bit.     

12位100 MHz Bicmos流水线模数转换器的设计

为了解决流水线结构模数转换器(ADC)的高速度、高精度和大动态范围兼顾问题,提出了一种改进的2.5 b/级与1.5 b/级结构相结合的系统设计方案.该系统中,流水线第1级采用2.5 b/级结构,2～10级均采用1.5 b/级结构,改进后的结构增大了系统的动态范围,同时更加模块化,降低了电路设计的复杂度.设计了2级Bicmos运算放大器,并提出了一种全新的应用于1.5 b/级结构的差分比较器.所设计的运算放大器可同时实现高增益、大带宽,电路速度快,不需要额外的补偿电容,可应用于高频环境,并具有较大的输出摆幅.所设计的差分比较器电路简化,节省了元件,不需电阻分压网络产生参考电压,减小了芯片面积.ADC系统采用0.35 μm Bicmos工艺技术和3.3V工作电压,经仿真实验,在100 MHz的采样频率下,该系统的信噪比为73.7 dB,对应的有效位为11.95 b,无杂散动态范围为87.4 dB,实现了12位高分辨率和100 MHz的高采样速度.     

一种10bit 50MS/s低功耗流水线模数转换器

设计了一个10 bit精度,50 MS/s采样频率的流水线型模数转换器,通过运算放大器共享和省略采样保持实现低功耗.第1级为单比特输出,它能够在将信号摆幅减半的同时保持信噪比不衰减,减半的摆幅使得运放直流增益和带宽要求以及电容匹配要求降低.由于采用运放共享技术,该设计只使用了4个运放,功耗相比传统结构降低1/3.采用0...     

一种采用时间交织结构的低功耗Pipelined SAR模数转换器设计

设计了一款低功耗12bit 100MS/s流水线逐次逼近型模数转换器(Pipelined SAR ADC),提出了一种第二级子模数转换器时间交织的结构,改善了模数转换器的采样率;优化Pipelined SAR ADC前后级子ADC的位数关系,同时结合半增益运算放大器技术,降低了运放的设计难度,减小了运放的功耗.本设计是在TSMC65nm LP工艺下设计实现的,在电源电压为1.2V,采样率为100MS/s,输入信号为49.1MHz时,此ADC可达到69.44dB的信噪比(SNDR)和74.04dB的无杂散动态范围(SFDR),功耗为8.6mW.     

一种高性能低功耗两级全差分运算放大器设计

分析并设计了一种高速、高增益、低功耗的两级全差分运算放大器.该运算放大器用于高速高精度模数转换器中.运算放大器第一级采用增益自举cascode结构获得较大的直流增益,采用2个新的全差分运算放大器替代传统的4个单端运算放大器作为增益自举结构.该放大器采用SMIC 0.18μm CMOS工艺设计,电源电压1.8 V,直流增益125 dB,单位增益带宽300 MHz(负载3 pF),功耗6.3 mW,输出摆幅峰峰值达2 V.     

流水线模数转换器的一种数字校准技术

为了降低流水线模数转换器中数字校准电路的规模和功耗,提出了一种新的基于信号统计规律的后台数字校准技术.该技术采用自适应搜索算法和二元单调函数的幅值增量比较算法,分别对基于信号统计规律的数字校准技术中的距离估计电路和查找表进行优化设计,减少了距离估计所需的数字电路和查找表所需的ROM空间,极大地降低了数字电路的规模和功耗.应用该校准技术实现了一个12位、采样率为4×107 s-1的流水线模数转换器.测试结果表明,同优化前相比,该芯片数字电路的功耗降低了931%,所需ROM空间减小了95%.整个芯片采用SMIC 0.18μm CMOS工艺设计,总功耗为210 mW,芯片面积为3.3 mm×3.7 mm.     

一种高性能全差分运算放大器的设计

设计了一种具有高增益、大带宽的全差分折叠式共源共栅增益自举运算放大电路,适用于高速高精度流水线模数转换器余量增益电路(MDAC)的应用,增益自举运算放大器的主放大器和子放大器均采用折叠式共源共栅差分结构,并且主放大器采用开关电容共模反馈来稳定输出电压,该放大器工作在5.0V电源电压下,单端负载为2pF,采用华润上华(CSMC)0.5μm 5VCMOS工艺对电路进行仿真测试,结果显示该运放的直流增益可达到126.3dB,单位增益带宽为316MHz。精度为0.01%时的建立时间为4.3ns。     

一种新的估计模数转换器积分非线性误差的直方图方法

针对传统的正弦波码直方图法估计高精度模数转换器(ADC)积分非线性误差所需的样本点数十分庞大的问题,提出了一种新的采用滑动平均滤波的正弦波码直方图法--滑动平均法.该方法先用传统的正弦波码直方图法对较少的样本点粗略地进行积分非线性误差估计,然后对估计出的积分非线性误差进行滑动平均滤波,最终准确估计出ADC的积分非线性误差.仿真和测试结果表明,滑动平均法能使测试所需的样本点数至少减少了90%,且能达到与传统的正弦波码直方图法相近的估计精度,从而节省了测试时间和成本.     

CMOS全差分跨导运算放大器的建模与设计

研究带增益自举结构的高速、高增益跨导运算放大器,并对增益自举运放建立数学模型和进行Mat-lab仿真验证.将设计的运算放大器应用于12bit 100MSPS模数转换器(ADC)中,可得到辅助运放的带宽的最佳设计.仿真结果表明:添加辅助运放后,可以达到106dB的增益,增加了55dB;添加辅助运放后的主极点较之前大大减小,次主极点略有减小,但辅助运放的添加并不会影响运放使用时的速度.     

一种基于伪随机动态补偿的12位250 MS/s流水线ADC

提出了一种基于伪随机补偿技术的流水线模数转换器(ADC)子级电路.该子级电路能够对比较器失调和电容失配误差进行实时动态补偿.误差补偿采用伪随机序列控制比较器阵列中参考比较电压的方式实现.比较器的高低位被随机分配,以消除各比较器固有失调对量化精度的影响,同时子ADC输出的温度计码具有伪随机特性,可进一步消除MDAC电容失配误差对余量输出的影响.基于该子级电路设计了一种12位250 MS/s流水线ADC,电路采用0.18μm 1P5M1.8 V CMOS工艺实现,面积为2.5 mm2.测试结果表明,该ADC在全速采样条件下对20 MHz输入信号的信噪比(SNR)为69.92 dB,无杂散动态范围(SFDR)为81.17 dB,积分非线性误差(INL)为-0.4~+0.65 LSB,微分非线性误差(DNL)为-0.2~+0.15 LSB,功耗为320 mW.     

一种采用改进自调零技术的误差放大器设计

设计了一种乒乓结构的误差放大器,采用改进的自动调零技术,实现连续时间内的信号放大和失调消除.利用可变增益电流镜构造了带辅助输入端的运放,克服了传统的失调存储技术对环路稳定性的影响.由于失调周期性的校准,很大程度上减小了开关频率范围内的1/f噪声,还可以消除由温度变化引起的运放失调漂移.采用0.6μm CMOS工艺进行了仿真验证,结果表明,误差放大器低频增益可达91.96 dB,-3 dB带宽为11.58 kHz,静态耗电流仅为14μA,失调消除电路可将1~20 mV的输入失调电压消除至20μV以内.     

一种行为级的仿真方法及Sigma-Delta模数转换器的最优化设计

提出了一种行为级仿真方法,可以用于Sigma-Delta模数转换器系统级和行为级设计。与传统的行为级设计方法相比,该方法拥有更高的速度,更加易于使用,并且对于行为级设计来说有更高的效率。采用这种仿真方法,能详细分析模拟电路单元的非理想特性如积分器、比较器、运算放大器等,有助于实现高性能设计。为了验证该设计方法的有效性,设计了一个二阶Sigma-Delta模数转换器,并采用0.13μm混合信号CMOS工艺进行了流片。测试结果显示,调制器可以实现77.2dB的最高信噪比,相当于12.5位量化精度,而功耗仅为5.9mW(包括抽取滤波器为6.2mW)。     

8位600MS/s CMOS超高速并行模数转换器的仿真分析与设计

描述了一个高速并行(Flash ADC)模数转换器的仿真分析与设计.该模数转换器运用反相器阈值电压量化技术(Threshold Inverter Quantization,TIQ)进行设计,使得使用普通CMOS数字工艺也可获得很高的采样速度.在文中,一个使用TSMC0.25μm工艺的8位TIQ CMOS并行模数转换器被设计出来并加以仿真分析.该模数转换器采样速度可达600MS/s,工作电压为2.5V时功耗约为154.506mW,占用的面积约为0.2mm2.特别适用于高速低电压SoC电路的设计.     

一种应用于时间交织模数转换器的低抖动延迟锁定环

设计了一种适用于时间交织模数转换器的低抖动延迟锁定环,实现了12相时钟输出和6倍频输出功能.论文提出了一种基于信号通路切换的鉴频鉴相器,有效减小了工艺、电压、温度等对延迟锁定环性能的影响,优化了环路的抖动性能.延迟锁定环采用65 nm CMOS工艺设计,芯片面积90μm×110μm,版图仿真验证其工作频率范围40~110 MHz,电路整体功耗1.6 mW,锁定时间小于1.2μs,均方根抖动为8.1 ps,可满足模数转换器对时钟的要求.论文所采用的切换型鉴频鉴相器,相比于传统的鉴频鉴相器,其输出时钟的均方根抖动减小了19.3 ps.     

一种SOI-RFLDMOS器件的设计

设计了一种基于SOI的RFLDMOS功率器件,建立了该器件的信号模型,分析了该器件的静态参数、动态参数和功率输出特性．借助仿真器,得到所研制的SOI—RFLDMOS耐压为95．9V、频率945MHz、输出功率30W、功率附加增益16．06dB等．