一种新型高阶两通道时间交织∑△调制器系统结构

为了减小两通道时间交织∑△调制器中通道之间系数失配引起的折叠噪声，提出了一种新型的高阶两通道时间交织∑△调制器的系统结构．通过在传统噪声传递函数（NTF）中增加一个z=-1的零点，得到了一种新的NTF．新增的零点减小了NTF在高频处的幅值，从而能够减小两通道时间交织调制器结构中由于系数失配引起的折叠噪声．以实现新NTF的单通道单环4阶3b前馈分布型∑△调制器结构为原型，利用多抽样率系统和块数字滤波器基本原理，得到其对应的两通道时间交织系统结构．在两个通道的系数存在1％的失配条件下，     

一种新型高阶两通道时间交织ΣΔ调制器系统结构

为了减小两通道时间交织∑Δ调制器中通道之间系数失配引起的折叠噪声,提出了一种新型的高阶两通道时间交织∑Δ调制器的系统结构.通过在传统噪声传递函数(NTF)中增加一个奈奎斯特频率处的零点,得到了一种新的NTF.新增的零点减小了NTF在高频处的幅值,从而能够减小两通道时间交织调制器结构中由于系数失配引起的折叠噪声.以实现新NTF的单通道单环4阶3位前馈分布型∑△调制器结构为原型,利用多抽样率系统和块数字滤波器基本原理,得到其对应的两通道时间交织系统结构.在两个通道的系数存在1%的失配条件下,调制器的信号噪声失真比只降低了3.1 dB,这表明系数失配对该调制器的性能影响很小.     

一种新型级联∑△调制器系统结构

针对传统高阶级联∑△调制器结构电路复杂和对运算放大器的增益和线性度要求较高的缺点,提出了一种新型的2-3两级5阶多位量化器级联EA调制器系统结构.该结构的第1级采用2阶多位量化器的低失真∑△调制器结构,减小了运算放大器的非线性有限增益对调制器性能的影响.第2级采用信号传递函数等于单位增益的单环3阶∑△调制器,而不是传统级联结构中1阶或2阶∑△调制器,降低了电路的复杂程度.系统仿真结果表明:在最大增益为70 dB的非线性运算放大器增益、±0.2%的随机数模转换误差的非理想条件下,该调制器的最大信号噪声失真比能够达到95 dB.     

改进的降采样速率Leslie-Singh Sigma-Delta A/D转换器

基于降采样速率的Leslie-Singh结构，通过对抽样滤波器中第1级梳状滤波器零点在信号带内的合理安排，使抽样滤波器传递函数Hder(z)的零点得到优化的同时也使第1级噪声传递函数NTF(z)得到了优化，从而使信号带内的量化噪声最小．构造出改进的降采样速率2-0 MASH结构的调制器，在SIMUUNK环境下对此调制器进行仿真．结果表明，优化后的结构不仅解决了采用降采样速率结构所造成的SNR损失问题，比原始Leslie-Singh结构的SNR有所提高．     

高精度Sigma-delta调制器系统设计和仿真

提出了一种基于MATLAB/SIMULINK sigma-delta(ΣΔ)调制器系统设计与仿真的方法.该方法首先根据设计目标确定调制器的阶数、过采样率和内嵌量化器位数,优化调制器噪声传输函数NTF的零极点,调整调制器的结构系数,得到性能优化的调制器系统结构;然后通过分析调制器非理想因素,对非理想情况下的调制器基于SIMULINK进行行为级建模与仿真;最后得到调制器子模块电路参数.调制器电路级仿真结果表明由该方法得到模块参数能够有效、可靠的指导调制器的电路设计.     

一种新型的∑△调制器行为级设计方法

介绍了一种新型的∑△调制器行为级设计方法.它分别设计∑△调制器噪声传输函数的零极点,并运用噪声功率增益作为稳定性参量来判断所设计的噪声传输函数的稳定性;同时,论文中还给出了物理实现调制器的内部积分器实现的方法,并推导出了通用∑△调制器状态变量缩放的解析公式.     

∑-△ADC调制器中的模拟电路设计

在简要介绍∑-△ADC基本原理的基础上，分析了∑-△调制器的噪声特性，并对调制器自上而下的设计方法做了介绍。结合实际的性能要求，重点对模拟电路部分设计中的关键以及设计方法进行了详细分析，并给出了有关的电路结构和仿真结果。     

最优化∑-△调制器的设计与仿真

对怎样提高∑-△调制器的性能,做了详细的理论推导。并运用推导结果,综合考虑硬件电路的实现难易,设计了较高信噪比的5阶1位∑-△调制器。并用matlab中的Delta-Sigma工具箱对所设计的∑-△调制器进行编程仿真。仿真结果表明,当采样率取64,通过对结构的设计和改进,实现了较高的信噪比。     

过采样∑Δ调制器结构参数设计自动化

采用基于最小偏差逼近多项式和递推法求解待定系数方程的方法 ,开发了一套内插式过采样 ∑ Δ调制器设计自动化软件 ,动态调整调制器的结构参数 ,使∑ Δ调制器的性能得到优化 .给出了一个具体的内插式∑ Δ调制器的设计实例 ;为了解设计的性能 ,给出了该∑ Δ调制器的谱特性 .实验结果证明 ,使用该自动化软件 ,可以进行采用过采样技术的数 -模转换器中内插式∑ Δ调制器的参数设计     

过采样∑Δ调制器结构参数设计自动化

采用基于最小偏差逼近多项式和递推法求解待定系数方程的方法 ,开发了一套内插式过采样 ∑ Δ调制器设计自动化软件 ,动态调整调制器的结构参数 ,使 ∑ Δ调制器的性能得到优化 .给出了一个具体的内插式 ∑ Δ调制器的设计实例 ;为了解设计的性能 ,给出了该 ∑Δ调制器的谱特性 .实验结果证明 ,使用该自动化软件 ,可以进行采用过采样技术的数 -模转换器中内插式 ∑ Δ调制器的参数设计 .     

∑-△调制器信噪比的优化

通过对∑-△调制器线性模型的分析,提出了一种∑-△调制器信噪比的优化方法,经Matlab仿真验证表明此方法是可靠的。     

一种新型级联ΣΔ调制器系统结构

针对传统高阶级联ΣΔ调制器结构电路复杂和对运算放大器的增益和线性度要求较高的缺点,提出了一种新型的2-3两级5阶多位量化器级联ΣΔ调制器系统结构.该结构的第1级采用2阶多位量化器的低失真ΣΔ调制器结构,减小了运算放大器的非线性有限增益对调制器性能的影响.第2级采用信号传递函数等于单位增益的单环3阶ΣΔ调制器,而不是传统级联结构中1阶或2阶ΣΔ调制器,降低了电路的复杂程度.系统仿真结果表明：在最大增益为70 dB的非线性运算放大器增益、±0.2%的随机数模转换误差的非理想条件下,该调制器的最大信号噪声失真比能够达到95 dB.     

低电压低功耗音频Σ-Δ ADC调制器设计

针对应用于音频设备中的∑-ΔADC,提出一款改进的∑-ΔADC调制器.该调制器结构改进传统调制器的结构并对调制器系数进行优化,克服传统∑-ΔADC调制器结构的缺点,同时对调制器中的两个关键电路即OTA放大器和比较器也进行优化,极大改善了OTA放大器和比较器性能.改进后的调制器具有低电压、低功耗、高精度和较好的鲁棒性的特点.该调制器采用1.2 V低电压供电,过采样比(OSR)为128,采样频率为6.144 MHz,信号带宽为20 kHz.基于SMIC0.11μm的工艺下,完成了∑-ΔADC调制器的版图设计,并最终流片成功.芯片流片后的成测结果表明,调制器的信噪比达到102.4 dB,有效位达到16.7 bit,调制器的整体功耗仅1.17 mW左右,整个调制器的版图的面积仅为0.122 mm2左右.调制器的成测性能指标表明,该调制器是音频芯片中∑-ΔADC电路的良好选择.     

基于MASH 2-1结构的小数分频锁相环的设计与实现

设计并实现了一种3阶多级累加器级联架构MASH 2-1的数字Δ∑调制器.Matlab仿真结果显示该结构具有良好的噪声整型特性.提出了一种基于MASH 2-1Δ∑调制器的II型4阶锁相环,并给出了相应的Matlab仿真及频谱仪测试结果.结果表明锁相环的稳定输出频率符合设计要求.     

双重子∑*△(ST=05/2)和∑*△(ST=31/2)态的结构

在推广的手征SU（3）夸克模型下,研究了带有一个奇异夸克的双重子态∑^＊△（ST=0 5/2）和∑^＊△（ST=3 1/2）的结构．结果表明,尽管手征SU（3）夸克模型和推广手征SU（3）夸克模型短程力的机制完全不同,但两种模型下给出的定性结果是一样的。即这两个双重子态都是束缚态。能量在∑^＊△道之下却在∧π△道之上．在推广手征SU（3）夸克模型下,∑^＊△（ST=3 1/2）态的结合能比∑^＊△（ST=0 5/2）态的结合能大．     

基于滤波器组并行交替型ADC系统通道失配误差的分析

通道失配误差（如偏置误差、增益误差和时间相位误差）严重降低了并行交替型ADC（timeinterleaved ADC，TIADC）系统的信纳比．我们给出了基于滤波器组的三种通道失配误差详尽的分析，表明增益误差和时间相位误差相互影响，而偏置误差则单独起作用；同时对在信号分析领域占重要地位的正弦信号进行了分析，给出了通道失配误差的频谱图像；并进一步推导了信纳比的公式和无伪波动态范围的公式；给出了时钟抖动和量化噪声对TIADC的影响．这些公式可为TIADC通道失配误差的容忍范围提供参考，也可为消除TIADC通道失配误差提供理论依据．     

宽带∑-△锁相环路的相位噪声抵消技术

根据传统的小数分频锁相环中的采样保持方案，提出了宽带∑-△锁相环中采样保持技术的实现方案．方案的采样时刻由首先出现的参考时钟信号或分频器信号的上升沿决定，可以在采样前为补偿电流和电荷泵电流提供足够的时间以保证它们在积分器上的完全积分，从而解决了使用相位内插的∑-△锁相环中电荷泵电流脉冲与补偿电流脉冲间的匹配问题．仿真结果表明，使用采样保持单元后可以显著降低环路中的相位噪声和杂散噪声．     

基于∑-△调制技术的信号发生器设计

提出了一种新的采用∑-△调制和无损离散积分振荡器来产生片内模拟信号的方法.研究了电路的实现原理和噪声传递函数零点优化设计方法,运用无乘法器的梯型滤波器结构和∑-△调制技术避免了多位高精度乘法运算和多位D/A数模转换器硬件成本高的缺点.除一个比较器外,整个电路全部由标准CMOS工艺来实现集成,硬件成本非常低,非常适用基于可测性混合集成电路的设计.通过一个6阶实例和仿真的结果表示:6阶的信号发生器具有120 dB衰减的动态带宽.     

一种MASH结构Σ-ΔADC的指数自适应算法与实现

提出了一种用于级联结构(multi-stage noise shaping,MASH)Σ-ΔADC的自适应算法,并给出了电路实现方式.该算法采用Σ-ΔADC的输出估计输入信号幅度,在不改变噪声传输函数(noise transfer function,NTF)的前提下,通过改变调制器的缩放系数,得到自适应的信号传输函数(signal transfer function,STF),从而使输出信噪比(signal to noise ratio,SNR)在自适应范围内与输入信号幅度保持独立,并给出了具体的实现方法.另外,通过改变调制器最优系数适用范围的方法,将Σ-ΔADC的量化范围提高至满幅.     

一种基于双采样、噪声耦合技术的多标准带通△∑调制器设计

提出一种新型的应用于数字中频接收机的开关电容带通△∑调制器架构,该架构基于前馈结构,利用双采样可调谐谐振器,噪声耦合技术和4比特量化器,使调制器在GSM,WCDMA和TD-SCDMA标准下都能达到高的信噪比和动态范围,3个标准的带宽分别为200 kHz,5 MHz和1.6 MHz.后仿结果显示,在0.13 μm工艺下GSM/WCDMA/TD-SCDMA的信号噪声失真比分别为84.73/59.89/65.24 dB,动态范围的仿真结果分别为87,72和82 dB.电路的采样频率为100 M.Hz,工作电压为1.2V,总功耗为16.1 mW.