流水线模数转换器的一种数字校准技术

为了降低流水线模数转换器中数字校准电路的规模和功耗,提出了一种新的基于信号统计规律的后台数字校准技术.该技术采用自适应搜索算法和二元单调函数的幅值增量比较算法,分别对基于信号统计规律的数字校准技术中的距离估计电路和查找表进行优化设计,减少了距离估计所需的数字电路和查找表所需的ROM空间,极大地降低了数字电路的规模和功耗.应用该校准技术实现了一个12位、采样率为4×107 s-1的流水线模数转换器.测试结果表明,同优化前相比,该芯片数字电路的功耗降低了931%,所需ROM空间减小了95%.整个芯片采用SMIC 0.18μm CMOS工艺设计,总功耗为210 mW,芯片面积为3.3 mm×3.7 mm.     

一种数字域自校正流水线模数转换器改进结构

研究了对流水线模数转换器级间增益误差进行补偿的数字域自校正算法，提出了一种适用于数字域自校正的改进的流水线结构。该结构通过对参考电压的调整，避免了以往自校正结构中产生丢失码字、降低输入范围的现象。结果表明，校正后系统的线性度有了大幅度的提升。     

一种改进的流水线模数转换器结构

在分析传统每级1．5位流水线模数转换器的基础上,提出了一种改进结构,该结构完全解决了传统结构因为最后一级的量化电平失调造成的非单调性问题,仿真结果表明改进后的10比特模数转换器在实际情况下的有效位数（ENOB）最大约有0．83bit的提高,且电路的功耗和面积增加量相对较小．     

数字电源概述

进入21世纪以来,开关电源正朝着智能化、数字化的方向发展。新问世的数字电源以其优良特性和完备的监控功能,正引起人们的广泛关注。数字电源提供了智能化的适应性与灵活性,具备直接监控、远程故障诊断、故障处理等电源管理功能,能满足复杂的电源要求。     

一种TD-SCDMA中频数字接收机设计

本文介绍了一种TD-SCDMA中频数字接收机的设计,该中频接收机利用AD9238实现中频信号采样,利用FPGA实现数字下变频,并采用DSP完成后续信号处理。给出了该接收机硬件电路设计的具体方案,并对各部分硬件电路设计进行了阐述。FPGA的应用使系统灵活性增强,一些信号处理算法可移植到FPGA中实现,提高了系统的运算速度。     

一种应用于全数字锁相环的时间数字转换器设计

设计了一个应用于全数字锁相环的时间数字转换器(TDC).该时间数字转换器具有两种工作模式——粗量化和细量化.为了提高细量化模式的测量范围,TDC采用1-bit decision-select结构和游标门控环形振荡器(Vernier GRO)构成其两级量化单元.通过在Vernier GRO中使用一种新型结构的比较器,消除了用SR触发器做比较器时对测量范围的制约,也提高了GRO设计的灵活性.在TSMC 0.13μm工艺,1.2 V电源电压和40MHz采样速率下,仿真结果表明本设计的TDC在粗量化模式下具有不小于25ns的测量范围,在细量化模式下有效分辨率和测量范围分别为30ps,1.8ns.     

一种应用于时间交织模数转换器的低抖动延迟锁定环

设计了一种适用于时间交织模数转换器的低抖动延迟锁定环,实现了12相时钟输出和6倍频输出功能.论文提出了一种基于信号通路切换的鉴频鉴相器,有效减小了工艺、电压、温度等对延迟锁定环性能的影响,优化了环路的抖动性能.延迟锁定环采用65 nm CMOS工艺设计,芯片面积90μm×110μm,版图仿真验证其工作频率范围40~110 MHz,电路整体功耗1.6 mW,锁定时间小于1.2μs,均方根抖动为8.1 ps,可满足模数转换器对时钟的要求.论文所采用的切换型鉴频鉴相器,相比于传统的鉴频鉴相器,其输出时钟的均方根抖动减小了19.3 ps.     

低耗能流水线模数转换器的运算放大器设计与仿真

基于0.13,μm工艺,设计一个用于1.2,V低电压电源的10比特83MSPS流水线模数转换器的两级运算放大器.该放大器采用折叠共源共栅为第一级输入级结构,共源为第二级输出结构.详细介绍了运算放大器的设计思路、指标确定方法及调试中遇到的问题和解决方法.模拟结果显示:该运算放大器开环直流增益可达79.25,dB,在负载电容为2,pF时的单位增益频率达到838 MHz,在1.2,V低电压下输出摆幅满足设计要求,高达1 V,满足了10比特低电压高速度高精度模数转换器的要求.     

一种采用时间交织结构的低功耗Pipelined SAR模数转换器设计

设计了一款低功耗12bit 100MS/s流水线逐次逼近型模数转换器(Pipelined SAR ADC),提出了一种第二级子模数转换器时间交织的结构,改善了模数转换器的采样率;优化Pipelined SAR ADC前后级子ADC的位数关系,同时结合半增益运算放大器技术,降低了运放的设计难度,减小了运放的功耗.本设计是在TSMC65nm LP工艺下设计实现的,在电源电压为1.2V,采样率为100MS/s,输入信号为49.1MHz时,此ADC可达到69.44dB的信噪比(SNDR)和74.04dB的无杂散动态范围(SFDR),功耗为8.6mW.     

一种改进的步进电机驱动电源

对三相六拍反应式步进电机的受控交流模拟信号细分，给出了一种可变细分电源．文中介绍了电源的工作原理及驱动电路和保护电路．使用该驱动电源除可保持电机原有的性能外，还可使电机的步距角精度提高４倍     

一种加固型计算机电源的设计

结合车载计算机的具体需求,采用DC/DC模块,设计了能够9V～36V电压输入启动和工作的加固型计算机电源。     

一种应用于全数字锁相环的小数分频器设计

文章针对宽带全数字锁相环(All-Digital Phase-Locked Loop,ADPLL)架构的频率综合器设计了一种适合的宽分频范围的小数分频器.由于经典的宽分频范围的小数分频器结构在边界处会发生失效,文章在分析其他解决方案的同时,提出了利用可变延时单元进行固定相位校准的解决方法.本设计的可变分频比分频器分频比范围为32~127,输入频率为1.8~3.7GHz,面积为0.46mm×0.24mm.测试结果显示,本设计有效地解决了经典宽分频范围的小数分频器结构在边界处会发生失效的问题.     

一种硬盘动态电源管理方法

在便携式系统中,硬盘能耗约占整个系统能耗的20%.为降低系统能耗,提高系统使用时间,提出了一种硬盘动态电源管理方法:通过读写硬盘寄存器来实现硬盘状态的转换,读取内核相关结构以获取硬盘负载,设计并实现高性能的动态电源管理策略优化算法.实验结果表明,对硬盘进行动态电源管理,能显著降低便携式系统的能耗,证明文中提出的方法是可行的.     

一种新的估计模数转换器积分非线性误差的直方图方法

针对传统的正弦波码直方图法估计高精度模数转换器(ADC)积分非线性误差所需的样本点数十分庞大的问题,提出了一种新的采用滑动平均滤波的正弦波码直方图法--滑动平均法.该方法先用传统的正弦波码直方图法对较少的样本点粗略地进行积分非线性误差估计,然后对估计出的积分非线性误差进行滑动平均滤波,最终准确估计出ADC的积分非线性误差.仿真和测试结果表明,滑动平均法能使测试所需的样本点数至少减少了90%,且能达到与传统的正弦波码直方图法相近的估计精度,从而节省了测试时间和成本.     

晶闸管中频电源计算机控制系统的数字仿真

借助计算机对晶闸管中频电源计算机控制系统对其进行数字仿真,代化参数,作为系统设计的参考.     

5位1.5GHz采样频率的Flash ADC的设计及数字后台校正实现

基于TSMC 0.18μm工艺设计了一个单通道5位,1.5GHz Flash模数转换器(ADC),该ADC通过改进跟踪保持电路和采用动态比较器结构实现了数据的高速转换.仿真结果表明,当输入信号达到奈奎斯特频率时,信号与噪声加谐波失真比(SNDR)为24.04dB,无杂散动态范围(SFDR)为29.97dB.为进一步提高此ADC的性能,消除非线性,基于Volterra级数搭建了数字后台校正模型.对比仿真结果,校正后谐波明显下降,SNDR提高了4.91dB,SFDR提高了6.94dB,有效位数提高了约0.82位.     

一种红外发光二极管的驱动电源设计

阐述了一种基于单片机ATmega64的红外驱动电源的设计,系统包括恒流源电路、DA转换、PWM和软件设计等,采用MAX4544和74123实现了对电路的保护和PWM的准确输出。     

数字用户环路倍增设备远供电源系统的设计

介绍了数字用户环路倍增设备中的远供电源系统的组成，论述了局端和用户开关电源设计的几个主要问题，分析了环阻对远供的影响