基于DSP处理器的片上ROM功耗优化实现

数字信号处理器(Digital Signal Processing,DSP)芯片用于手持式设备,功耗是其核心参数; DSP因ROM具有高的可靠性而使用其对固化的bootloader,科学函数库,功能函数库以及主应用程序进行存储,其功耗的大小对整个芯片产生了较大的影响;针对芯片中ROM被频繁访问产生较大功耗的问题,提出了对ROM存储空间进行结构优化和对其存储空间进行地址重组优化及对读数据时序结构进行优化的低功耗优化方法,达到了在不影响DSP性能的前提下降低功耗的目的; DSP已经流片并改版,最终减小DSP整体功耗约11.3%。     

低功耗测试研究进展

随着CMOS器件进入纳米时代,测试时产生的功耗大大超过系统正常工作时的功耗,测试功耗已成为影响芯片设计的重要因素,芯片测试时的低功耗技术也已经成为当前学术界和工业界的一个研究热点.文章首先介绍了低功耗测试技术的基本概念,分析测试中的静态功耗和动态功耗;其次,分类介绍目前常用的测试功耗控制技术;然后,对研究热点的变化和技术发展的趋势做出说明.     

低功耗技术的研究及其智能卡中的应用

随着集成电路的冬展和应用,功耗得到越来越重视。分析了芯片功耗的由来和智能卡所面对的低功耗的挑战,最后针对智能卡无源的特点．提出了低功耗的方案。优化后的双界面智能卡具有低功耗,性能稳定的特点。     

用于智能锁的超低功耗系统的设计与应用

为解决现今指纹锁的高性能和低功耗之间的矛盾,提出了一种基于双核架构的嵌入式系统,采用TI公司AM437x高性能处理器移植识别算法;具有超低功耗的AVR单片机MEGA8微控制器作为主控芯片,以控制非接触启动、红外灯、电机驱动等外围设备,保证系统具有较低的待机功耗.通过设置主控芯片的超低功耗睡眠模式,使得系统大部分时间处于低功耗状态,利用非接触式启动模块控制高耗能识别模块仅在需要的时候上电启动,从而大大降低系统的功耗.综合测试表明,系统休眠时MCU静态工作电流低至1.51μA,唤醒时电流优化至3.3mA,8节干电池使用寿命为638d.相比现有设计方法,兼具更低的功耗和更高的性能.     

基于ARM的校耙器系统设计

提出了一种基于32位低功耗ARM7嵌入式芯片LPc213x的校耙嚣系统的设计方案,详细介绍了系统的硬件构成及软件的功能实现.本系统具有功耗低、精度高的特点.     

用于无线内视镜系统的基带处理专用集成电路

为了降低无线内视镜系统的功耗以延长工作寿命,提出并实现了一种用于无线内线镜系统的数模混合的基带处理专用集成电路。该专用集成电路集成了准无损图像压缩、双向通信控制和电源管理等功能。由图像滤波器及JPEG-LS编码器组成的低功耗高性能的图像压缩算法能完成对原始Bayer彩色滤波阵列格式的图像的实时压缩。该数模混合芯片的设计通过了FPGA验证,并采用0.18μm的CMOS工艺流片。测试结果表明该芯片能有效地降低内视镜系统48%的整体功耗。     

低功耗超高频RFID标签芯片基带控制器

在分析RFID标签芯片系统架构的基础上,设计了一款适用于超高频射频识别标签芯片的基带控制器,以支持ISO 18000-6 Type C标准协议的RFID标签芯片的设计与实现.该基带控制器从系统架构和关键电路设计两个方面进行低功耗的系统集成优化设计,工作主时钟频率采用1.28 MHz,解码电路的采样时钟频率采用2.56 MHz,并采用TSMC 0.18 μm工艺对面积和功耗进行仿真验证和实现评估.仿真结果标明:该基带控制器符合ISO 18000-6 Type C标准协议,芯片面积0.16 mm2,芯片功耗20.07 μW,能够满足无源射频识别标签芯片的低成本和低功耗的需求.     

用于无线内视镜系统的基带处理专用集成电路

为了降低无线内视镜系统的功耗以延长工作寿命,提出并实现了一种用于无线内线镜系统的数模混合的基带处理专用集成电路。该专用集成电路集成了准无损图像压缩、双向通信控制和电源管理等功能。由图像滤波器及JPEG-LS编码器组成的低功耗高性能的图像压缩算法能完成对原始Bayer彩色滤波阵列格式的图像的实时压缩。该数模混合芯片的设计通过了FPGA验证,并采用0.18μm的CMOS工艺流片。测试结果表明该芯片能有效地降低内视镜系统48%的整体功耗。     

高速CMOS图像传感器及其应用

设计了一种基于新型像素结构的高速低功耗图像传感器芯片.芯片采用提出的梯度掺杂掩埋型光电二极管(PPD)和非均匀掺杂沟道传输管的像素结构,有效地提高了PPD中光生载流子的横向转移速度,降低了光生载流子的残留,减少了图像传感器芯片的拖尾现象.芯片采用低功耗设计的像素信号读出电路阵列,降低了图像传感器芯片的整体功耗.图像传感...     

高性能低功耗32位浮点RISC微处理器的研究

提出了低功耗架构、片上总线预选器等新的设计思想和改进的高阶布斯算法,利用0.35μmCMOS工艺,研制成功一种低功耗、高性能32位浮点精简指令系统(RISC)微处理器.该处理器芯片内置128kb静态随机存储器,芯片面积为7mm×7mm,中断和定、浮点等指令集所有指令运行正确,32位浮点乘法运算仅需17.8ns.与传统的设计相比,该微处理器主频提高了38%,功耗下降了39%,50MHz频率下的动态功耗仅为164mW,并具有边界扫描测试功能.研制结果表明,新的设计思想和算法有效地提高了微处理器的综合性能,为嵌入式浮点RISC的研究提供了新的途径.     

数字倒计时秒表的设计与实现

介绍了利用中小规模集成电路和半导体器件进行数字倒计时秒表的设计与实现,阐述了数字计时装置的工作原理与设计方法.同时指出了对此电路进行增加或改动,可以实现功能多样的数字计时器.     

提高液压实验台测时精度的研究

本文介绍了用光电数显装置测时的方法，并将其用于液压系统进口节流调速实验之中，测试结果表明比手持式机械秒表测时提高精度近7%。图3，表1，参2。     

简谐振动实验方法改进研究

简谐振动实验中用停表来测量周期,它用手动直接操作,精度不太高,其所测周期合成不确定度Uc的数量级为10-3.为了提高精度,对弹簧振子传统的实验方法进行改进,该实验采用光电门来测周期.实验结果表明,用光电门测量弹簧振子的周期可以提高测量的精度,其合成不确定度Uc的数量级可以达到10-4.     

不同传动比对自行车运动员起动的影响

在自行车日常训练中,基于不同训练项目、不同训练要求往往采用多种传动比,根据运动员的运动习惯,用秒表和SRM系统对50∶12、50∶13、50∶14这几种常用的传动比进行测试,分析最适合其运动的最佳传动比,为其训练和比赛取得较好成绩,提供理论依据。     

单摆实验二级近似研究

根据单摆周期与偏振角二级近似关系,分别用秒表和光标法测量了重力加速度。分析了实验数据分布特性、比较了一二级近似实验结果。     

基于FPGA的电子秒表的设计与实现

文章介绍了基于FPGA进行的电子秒表的设计.首先介绍了总体设计方案,接着分别从顶层文件设计和子模块设计两方面详细介绍了设计过程,最后对用硬件描述语言编程仿真中应该注意的问题做了一个小结.     

基于EDA软件和FPGA的电子设计

采用EDA软件和FPGA可编程逻辑器件进行电子设计,以电子秒表为例,说明设计过程和方法.该方法提高了电子产品的集成度,减少故障率,降低开发成本,缩短开发周期,在电子设计实践教学中采用这一新的设计方法, 对学生电子设计软件的应用能力和创新能力的培养起到了促进作用.     

测量冰熔解热的一种新方法

基于混合量热法测定冰的熔解热实验中,用水银温度计及秒表测量所带来的困难,文中探究了用UT60E型数字万用表和福莱尔数字化实验系统（Fourier MultiLab System）分别进行该实验。通过对比分析实验测量结果、测量精度和测量误差,结果表明,福莱尔数字化实验系统更适用于测量冰的熔解热实验。     

基于STC89C52单片机的多功能数字钟的设计

本文主要介绍了数字钟的功能以及相应的硬件电路的设计,并且用C语言编写了相应的程序下载到单片机上进行调试,让其结合硬件电路实现对应的功能：时间显示、日期显示、跑表、闹铃、温度显示和湿度显示。本文着重地介绍了多功能数字钟的硬件制作。     

转动惯量的智能测试初探

利用传统的三线摆测试转动惯量至今大多用秒表计时、人工计算周期数的方法.这种方法计时精度低,为了减少误差,本文提出的利用单片机测试转动惯量设计方案,选择ATMEL公司生产的AT89C52单片机芯片,具有计时和计数双重功能,较之传统的测试,既方便,又省时,具有精确、高效能等特点.