通用多通道高性能DMA控制器设计

直接存储器存取（DMA）是计算机应用系统中用于提高数据传输速率和微处理器使用效率的一项重要技术．文中提出了一种功能较为完备的通用多通道DMA控制器的设计方法,给出了系统仿真和测试结果．该控制器具有8通道,支持优先级和轮转相结合的仲裁机制,利用地址掩码和指针实现FIFO型环形缓冲．采用流水线结构设计,支持硬件握手模式和链表描述符传输方式,具有传输速度快和编程灵活的优点,适用于网络通信、多媒体处理等多种应用领域．     

微机保护中通用处理器和DSP的通信

介绍了4种通用处理器（MPU）与数字信号处理器（DSP）的通信方式,包括利用处理器的I／O功能的通信方式、利用双体存储器（DBM）的通信方式、利用直接存储器（DMA）访问技术的通信方式和利用双端口寄存器（DPRAM）的通信方式;针对基于DSP的双处理器保护系统,通过对这4种通信方式的分析比较,选择利用双端口寄存器的通信方式来实现双处理器间的通信。     

适用于媒体处理的可重构处理器

采用阵列处理器的设计方法,提出了一种基于单指令多数据技术的可重构处理器.通过在ReMAP原型芯片实现二维离散余弦变换算法,重新设计乘法累加器、增加局部数据寄存器、增加处理单元间共享寄存器和分层次传输处理单元内数据,提出优化的ReMAP架构,并在现场可编程门阵列上完成功能验证.在Re-MAP架构上实现二维离散余弦变换以及绝对误差和的结果表明,优化的ReMAP架构支持多个算术逻辑单元,充分利用媒体算法的内在并行性,获得了较高的性能加速比.ReMAP架构的可扩展性可进一步提高性能加速比,满足媒体处理的应用.     

高性能网络安全处理器的设计

提出一种支持IPSec、SSL/TLS网络安全协议的高性能网络安全处理器的系统结构设计。该设计采用了系统级的流水线及双路单向总线设计,提高了数据传输通路的数据传输速率并且缓解了总线仲裁及数据拥塞。经过特定面积/性能优化过的密码算法引擎阵列提供了多任务并行计算能力。可编程描述符指令结构的设计,不仅合理利用了并行计算资源,而且增强了系统面向网络安全协议应用的灵活性。采用SMIC 0.13μm标准逻辑单元库综合后,实验表明:系统频率为200 MHz时,此设计对IPSec ESP隧道模式支持1.651 Gb/s的数据吞吐率,且可以实现103次/s的SSL握手协议。     

一种可重构处理器的设计

以主流FPGA为平台设计了一个可重构处理器．该处理器在与现有处理器内核全兼容的基础上,把指令总线和数据总线作为可重构部件的扩展接口,具有简单可靠的部件指令扩展规则、数据通讯方式和部件识别机制．重构操作的工作方式、数据保护机制也在设计中被充分考虑。     

12位串接/逐次逼近型A-D转换器及其DMA传输

本文介绍一种新颖的12位A-D转换器及由其组成的快速数据采集系统。这种转换器由2个6位逐次逼近型A-D转换器串接而成,采用DMA(直接存储器存取)方式进行数据传输。它采用通用器件,转换时间为12μs,比通用单片12位集成A-D转换器的转换速度提高一个数量级。实践证明,串接几个逐次逼近型A-D转换器也是提高A-D转换器速度的有效方法。     

可重构视频编解码处理器ReMAP设计

针对当前视频高清编解码的计算密集性、并行性和数据局部性的特点,提出一个粗粒度的可重构处理器ReMAP-2.该处理器由一个可重构的计算单元阵列构成,通过由临近直联和分段式总线组成的互联网络完成数据通信任务,具有良好的扩展性.计算阵列针对不同应用,通过加载不同配置信息流实时改变运算单元的计算功能和连接方式,支持多种格式的视...     

混合式可重构数字多核并行处理器平台

一种高性能、RISC-VLIW融合的多核、可重构数字媒体处理器已经从专利发明顺利形成了一个先进的数据处理器设计平台(Digital Multi-processor Platform)。研发的结果体现若干先进处理器技术的融合。(1)应用:低功耗并行运算处理覆盖数字信号处理(DSP)、数字媒体处理(DMP)和超级并行处理器(SPP)的应用扩展领域;(2)体系结构:精简指令(RISC)和超常指令字(VLIW)处理器融合于同一个可配置的平台;(3)运算能力:处理器群调用异构的通用处理器核,使用两类处理器核实例:通用处理器核(包括ALU等的通用运算)和专用处理器核(包括DDCU的用户自定义运算核);(4)可配置和可重构:硅编译器、SoC集成工具、用户自定义运算单元、多核间的和槽内的流水线、包括运算单元的现场编程;(5)设计自动化平台:专用工具用于设计、分析与验证;与商业电子自动化设计(EDA)流程接口;(6)产品模式:硅知识产权(Silicon IP)、通用处理器芯片系列(IC Series)、定制单片系统(SoC)。命名为Fusion的融合式数字多核处理器平台把数个先进处理器技术集成到一个统一的体系结构和设计环境之中...     

100Gb/s在线网络安全处理器的10Gb/sIP核

为解决高速网络中的信息安全问题,设计实现了一种用于100Gb/s在线网络安全处理器中的单通道10Gb/s在线网络安全处理IP核,并在65nm CMOS工艺下流片验证。提出了基于中断的二级缓冲高速数据包收发机制,实现对可变长度数据包的均衡分配;通过改进交叉开关中的iSLIP调度算法,片上资源利用率达到86.6%;提出了一种快速低功耗数据库查找方法,查表速率达到11.9Gb/s。芯片集成了单通道10Gb/s高速串口、16个IPSec AH协议处理模块和16个HMAC-SHA-1认证算法模块及控制器,面积为2.4mm×3.1mm,规模为370万门。在自主设计的测试平台上的测试结果表明:单通道10Gb/s高速串口在10Gb/s传输速率及PRBS 27-1前提下,误码率达到10-13;IPSec协议处理与密码算法组成的异质多核部分在200MHz工作频率下,AH协议传输模式下的数据吞吐率满足设计要求。     

基于DSP平台的H.264运动补偿解码优化

H.264 视频编码标准的编码性能比先前相关标准有较大提高.但解码器复杂度有很大程度的增加,其中运动补偿解码模块是H.264解码器中耗时较多的模块之一.首先简要介绍H.264运动补偿解码原理,然后分别从运动补偿解码算法和ADI Blackfin533汇编指令优化两个方面对该模块进行优化.PC仿真实验结果和ADI Blackfin533硬件测试实验结果表明,此优化措施能够很大程度上提高运算效率.     

ReSim:一个面向可重构处理器的仿真平台

针对可重构处理器ReMAP(reconfigurable multimedia array processor)面向视频高清编解码提出的灵活互联、计算资源密集、易于扩展的结构优化需求,提出了一个基于模块化分层设计、时钟周期精确的可重构处理器仿真平台ReSim.该仿真器基于3级软件框架层次搭建,设计了可快速仿真多种互联结...     

VxWorks操作系统中Cache的配置和编程方法

该文提出了一种合理地应用Cache的方法，以解决VxWorks环境下操作系统的启动速度慢和应用程序运行效率低的问题。在启动过程中，通过修改配置文件来合理地打开代码Cache和数据Cache，加快操作系统的启动速度；在应用程序开发过程中，通过使用不同的Cache编程方法，提高应用程序的运行效率。实例分析给出了具体应用的实现方法。     

适用于粗/精同步机高精度测量系统双速处理器的研制

以齿轮传动比9：1，18：1，36：1为例，介绍双速处理器(适用于粗／精同步电机／旋转变压器系统)的工作原理，它为粗／精组合测量系统提供了操作简便、精度高和性能价格比优越的方案。     

动态可重构众核处理器仿真平台设计

针对众核处理器,提出了一种基于计算资源划分机制的动态可重构技术.该技术以虚拟计算群为核心,设计了基于硬件支持的动态可重构子网划分和动态可重构的Cache一致性协议以及动态在线的计算资源调度算法,并对系统级多核仿真平台Gem 5进行了扩展.同时,采用实际测试结果验证了众核处理器中动态可重构技术的有效性.结果表明,动态可重构技术可以提高众核处理器的资源利用率,实现动态可重构的Cache一致性协议以及单一矩形物理子网覆盖的子网划分机制.     

基于多核处理器的入侵防御系统

随着高速以太网的广泛应用和网络入侵行为的日益复杂化,对网络入侵防御系统性能的要求越来越高.通过对传统入侵防御系统工作原理的分析,设计并实现了基于多核处理器的入侵防御系统.通过对系统中的多核处理单元进行分组,并构建共享缓冲队列实现工作组间的数据传递,使得系统在多核处理器环境下能够并行工作.试验结果表明,改进后系统的效率有显著提高,丢包率也明显降低.     

基于多核处理器的入侵防御系统

随着高速以太网的广泛应用和网络入侵行为的日益复杂化,对网络入侵防御系统性能的要求越来越高。通过对传统入侵防御系统工作原理的分析,设计并实现了基于多核处理器的入侵防御系统。通过对系统中的多核处理单元进行分组,并构建共享缓冲队列实现工作组间的数据传递,使得系统在多核处理器环境下能够并行工作。试验结果表明,改进后系统的效率有显著提高,丢包率也明显降低。     

Windows下传输缓冲区的分配策略及其比较

对Windows9x提供的各种内存分配方式进行分析和比较 ,提出一个完善的传输缓冲区分配方法———将系统提供的各种分配方法相结合 ,扬长避短 ,从而保证在各种系统环境下均能分配到实际可用的传输缓冲区 .该方法已成功地应用到数据采集系统中 ,获得了良好的DMA传输性能     

一种分散聚集DMA实现高速数采的WDM驱动实现方法

针对雷达高速数据采集的需要,基于研华PCI-1712高速数据采集板卡,在Windows 2000平台上利用DDK开发了PCI总线下主控DMA的WDM驱动程序,允许设备使用分散的遍及整个DMA地址空间的缓冲区执行数据输入操作.文中给出了这一具有分散聚集能力、基于包传输的DMA设备的驱动开发思路.     

适用于无线Adhoc网络的多通道 MAC协议

为了解决多跳A dhoc网络中IEEE 802.11 M AC协议存在的“错误资源预留问题”(ERP)、“隐藏终端问题”(HTP)以及“暴露终端问题”(ETP),提出了一种改进的多通道媒体接入控制(m ed ia access con tro l,M AC)协议(M CM AC)。对IEEE 802.11 M AC协议存在的问题进行了分析,提出利用物理层提供的多个独立的通道并发传送数据,并用4次握手代替IEEE 802.11中的“RTS-CTS”的2次握手,使邻节点虚载波侦听不需要为数据传输保持静默,从而解决了ERP和ETP。仿真表明该协议能够在提高吞吐量的同时极大地降低时延。当网络具有中等负载时,该协议能够提高25%的吞吐量并将时延降低至原来的50%。     

可变压处理器上硬实时系统的作业调度

在设计实时嵌入式系统时,如果能够善于利用可变电压处理器,可以极大减少系统的能耗。介绍了在动态优先级和静态优先级情况下,确定调度某个给定作业集所需最低电压常量,确定可变电压处理器的最优电压调度方案的思想和算法。