硬件电路的选择性进化冗余

提出了一种新的冗余容错电路设计方法.首先利用遗传算法生成多个功能相同但结构不同的电路,这些电路在相同的出错条件下同时出错的概率较小;然后对生成的多个电路进行选择性集成,使集成后电路尽可能有利于投票表决,从而提高容错性能.对传统的同构冗余电路与异构冗余电路的容错能力进行了理论分析和对比,并给出了冗余电路的选择策略.实验结果表明,异构冗余电路比同构冗余电路具有更好的容错特性,且选择性冗余比随机冗余更优.     

面向复杂电磁环境的容错电路系统设计技术

为解决复杂电磁环境中冗余容错电路系统容错形式单一、容错能力有限、冗余单元利用不充分和可靠性低等问题,提出了一种新颖的交互式-协同故障容错(ICFT)技术。根据整个电路系统预期输出信号,利用硬件本身冗余无故障单元替换故障单元。结合硬件演化(EHW)和补偿平衡技术(RBT),当冗余无故障单元不足时,采用被动式ICFT技术对既有故障实现容错。当采用被动式ICFT技术失败时,采用主动式ICFT技术,通过注入故障并重新分配子电路功能实现容错。仿真结果表明:与常规冗余容错(CRFT)和硬件演化(EHW)相结合的技术CRFT-EHW相比,采用ICFT技术能够容忍的工作电路最大故障单元累积量为41个,远大于采用CRFT-EHW技术时的16个。     

一种冗余容错CORDIC处理器结构

随着集成电路工艺尺寸的不断缩小,电路可靠性已成为设计和制造中的一个重大挑战。提出了一种冗余容错CORDIC处理器结构ANTCORDIC,对CORDIC电路应用了差错复原机制。仿真结果表明,采用所提出的结构可以有效的改善输出结果的信噪比,从而增强电路的可靠性。     

装载机线控转向容错设计与实现

介绍了装载机线控转向原理,提出了装载机容错线控转向设计方案及实现方法。装载机线控转向容错设计主要采用硬件冗余容错技术,对传感器、控制器等主要部件采用冗余来提高系统容错能力和可靠性。     

基于Web的数据库体系结构与容错机制

传统的容错模型大多采用复制和冗余机制,给系统造成大量垃圾.鉴于Web技术的快速发展,本文提出了一种双机容错机制,并给出具体示例.由此,可大大提高系统的灵活性和可扩展性.     

工控机容错技术应用

论述了利用硬件冗余资源外加软件进行容错技术设计的基本原则,提供了一种实际应用设计方案,并详细介绍了该方案的硬件和软件的容错设计方法和设计思想．     

FPGA动态可重构数字电路容错系统的研究

在介绍ＦＰＧＡ动态可重构技术原理的基础上,探讨了该技术在数字电路容错系统中的应用方法和构成,并针对某心脏 搏器电路系统,采用ＦＰＧＡ动态可重构方法进行了系统的容错设计与实验。结果表明,ＦＰＧＡ动态可重构容错系统作为数字电路容错系统设计的新方法,和传统的容错系统相比,不仅大大节省硬件资源的开销,且自适应能力强,可靠性。     

可进化模块冗余软件混合容错模型

为提高软件的可靠性和生存能力,该文提出一种基于进化计算的可进化模块冗余软件混合容错模型.分析了模块化对可靠性的影响,根据程序局部性原理,将模块分为核心模块和一般模块,采用对核心模块进行软件冗余、对一般模块进行时间冗余的混合冗余方法,在降低冗余规模的同时减少对软件性能的影响;实验结果表明,该文可进化模块模型能有效提高软件的可靠性和生存能力.     

一种基于FPGA的低功耗、容错状态机设计方法

针对FPGA(Field Programmable Gate Array)在航空航天领域应用面临的可靠性和功耗问题,提出了一种适于FPGA实现的低功耗、容错有限状态机设计方法.该方法与传统FPGA中实现状态机占用布线资源、查找表、寄存器等资源的思想不同,它将状态机映射到FPGA内嵌块RAM,同时采用两块RAM构成双模冗余结构,通过比较两块RAM输出数据的一致性确定RAM中数据出错的情况,并结合奇偶校验进行检错与纠错.实验结果表明:与经典的三模冗余方法相比,该方法有更低的功耗和更高的可靠性,并能对一位错误实现在线纠错.     

气动AMT系统故障诊断研究

为增强机械式自动变速器(AMT)故障诊断和容错运行能力,提高系统可靠性和稳定性,研究气动AMT故障诊断系统.以应用于重型商用车的12挡气动AMT系统为平台,采用信号检测、解析冗余、实时跟踪的诊断方法及冗余替代、开环控制、反馈量更换的容错处理方法,开发了遵循ISO15765协议的故障诊断系统.试验证明,所设计故障诊断系统能及时监测、判断气动AMT系统故障,并可采取有效容错措施,保证故障车辆的行驶能力.     

Evolutionary Design of Fault-Tolerant Digital Circuit Based on Cartesian Genetic Programming

In many areas, reliability of the digital circuits has become the key factor to restrict circuit development. Fault-tolerant design is the commonly used method to improve the reliability of digital circuits. The current fault-tolerant design methods are based on triple modular redundancy( TMR) or multiple modular redundancy( MMR). These redundancy designs rely on the experience of the designers,and the designed circuits have poor adaptabilities to a complex environment. However, evolutionary design of digital circuits does not rely on prior knowledge. During the evolution, some novel and optimal circuit topologies can be found, and the evolved circuits can feature strong adaptive capacities. Based on Cartesian genetic programming( CGP), a novel method for designing fault-tolerant digital circuits by evolution is proposed,key steps of the evolution are introduced,influences of function sets on evolution are investigated,and as a preliminary result,an evolved full adder with high fault-tolerance is shown.     

基于小波变换的神经网络容错控制研究

提出了一种基于小波变换的网络容错控制器,并把该容错控制器嵌入正常控制系统中.基于小波变换的故障检测器实时进行检测,无故障时采用常规控制器;检测出有故障发生时,就激活容错控制器自动替代原控制器,维持系统的正常运行,并进行了仿真试验.     

计算机容错技术的研究与应用

介绍了容错技术的基本原理及内容,以及容错系统的经历阶段和实现容错功能的关键技术。总结了计算机容错技术在现阶段的应用情况。随着计算机技术的发展,容错技术和容错计算机将成为新的研究发展方向,将会出现初级的容错软件的设计方法,产生应用软件方面的容错设计工具,以及产生一个通用操作系统和硬件相结合的容错方法。     

基于观测器的时滞系统的容错控制

对于鲁棒容错控制所能容忍的多个执行器或传感器故障Ωa{1,2,…,m}和Ωs{1,2,…,q},即对于易于失效的传感器和执行器可选择的子集,基于观测器提出了时滞系统容错控制的新方法,即具有时间延迟的容错观测器的设计方法.容错观测器的设计方法是通过分析加入观测误差的扩展系统来设计K,L和Kd,同时针对正常情况和控制通道失效情况,最后转化为解LMI,使得闭环系统渐近稳定.     

一类线性离散切换系统的容错控制

文章研究了一类线性离散切换系统的容错控制问题;当执行器失效或部分失效时,利用Lyapunov函数法,建立了切换闭环系统混杂状态反馈容错控制器存在的充分条件;运用线性矩阵不等式将容错控制器设计问题转化为一组线性矩阵不等式的可行解问题,可借助Matlab中线性矩阵不等式工具箱求解;通过数值算例,验证所提出设计方法的有效性。     

应用 DT触发器的时序逻辑电路的设计方法

DT触发器是一种新型的全功能触发器，可以较方便地变换为D触发器和T触发器．导出了DT触发器的激励表，提出了应用DT触发器的时序逻辑电路的设计方法，并给出了设计实例．从给出的设计实例可以看出，这种设计方法是有效且简便的．     

胚胎型仿生硬件及其关键技术研究

介绍了胚胎型仿生硬件的概念、优点、应用领域和实现方法,对胚胎型仿生硬件的结构、系统设计方法、错误检测与自修复机制等关键技术的研究现状进行了综述,并以八进制加法计数器为例说明胚胎型仿生硬件的设计方法和自修复机制。针对目前仿生硬件面临的容错机制、细胞电路结构和设计方法都比较简单的问题,提出了基于免疫机理进行错误检测、实行分级容错、采用可进化核设计电路等解决思路。最后指出了胚胎型仿生硬件技术发展趋势,如探索新型容错机制和各种生物启发式电路体系结构、开发商业和专用胚胎型仿生硬件芯片等。     

基于有限状态机的硬件木马设计和插入

针对集成电路设计和制造中存在的硬件木马问题, 提出一种新的模型来提高木马检测能力。该模型基于有限状态机, 比组合电路型木马难于触发和检测。同时, 木马电路插入位置的选择也可以有效规避路径延时检测方法。实验选择ISCAS’89基准电路中的S349作为目标电路, 对功能和延时信息进行仿真。实验结果表明, 这种类型的木马难于激活, 并且选择合适的插入位置可以有效隐藏延时信息。     

基于符号分析法的CMOS模拟单元电路自动优化技术

在CMOS单元电路自动优化中提出了一个新的设计方法。此方法采用符号分析技术自动生成描述电路性能的精确解析方程,进而将性能符号方程作为遗传优化算法中的评价电路性能的准则。对于固定拓扑的电路,遗传优化算法通过寻优过程产生满足性能约束的电路设计参数集,从而实现设计者所希望的设计目标。实际电路的优化结果表明此方法能较好地满足性能要求,同时所需的设计时间较短,从而说明该方法是一个具有灵活性和可靠性的设计方法。