首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到20条相似文献,搜索用时 234 毫秒
1.
基于最大似然估计(ML),提出了一种新的联合译码的迭代信道估计算法。该算法利用比特交织编码调制(BICM)中迭代译码的硬判决信息,进行信道估计与译码之间的信息交换。在基于BICM的OFDM系统(BICM-OFDM)中,在短波宽带信道下的仿真结果表明,经过4次迭代,系统的误码率性能收敛。与传统ML算法相比,算法可有效的提高估计精度。  相似文献   

2.
改进的分层修正最小和LDPC译码算法及译码器设计   总被引:1,自引:0,他引:1  
提出了一种改进的分层修正最小和的LDPC译码算法,该算法充分考虑到了译码器硬件结构的特性,使用了部分信息节点提前中止迭代的方法,降低了译码器处理数据的位宽。同时,在这种算法的基础上,设计出了结构简单的译码器,该译码器在资源使用非常少的情况下可以获得较高的译码吞吐量,同时保持译码器译码性能和相应的浮点算法很接近。另外通过合理地设计LDPC码校验矩阵(H矩阵)和译码器数据处理单元,使得译码器可以支持多种码长码率LDPC码译码。这样结构特点的译码器,在低功耗以及需要多种码长码率的编码进行数据传输的领域有着非常高的应用价值。  相似文献   

3.
在分析符号先验信息对EM 算法收敛特性影响的基础上,提出了一种基于非规则低密度奇偶校验 (low-density parity check, LDPC) 码的迭代相位同步算法。由于EM 算法的收敛速度与译码器提供的信息量密切相关,新算法利用非规则LDPC码的不等度分布特性,其度数高的变量节点在初始译码过程中能快速正确译码并为期望最大(expectation maximization, EM)同步器提供高可靠的先验信息,从而改善EM 同步器的收敛性能。仿真表明,基于非规则LDPC 码的EM 迭代同步算法具有更大的相位估计范围和更快的收敛速度。  相似文献   

4.
残留频偏条件下码辅助的迭代载波同步算法   总被引:1,自引:1,他引:0  
LDPC编码系统,接收端在译码前需要对频偏和相差进行估计,使残留频偏和相差在译码器收敛的允许范围之内,但在低信噪比条件下,即使在收敛范围内,较大的残留频偏和相差也会对LDPC编码系统性能有明显的恶化,所以必须结合迭代译码系统,对信号的残留频偏和相差进行进一步的估计。基于EM算法推导了频偏联合相差的迭代估计算法,给出了一种简单有效的残留频偏估计方法,并以此为基础,结合LDPC迭代译码输出软信息的统计特性,提出了一种码辅助的迭代载波同步算法,仿真结果表明,只要残留频偏和相差在迭代估计器收敛范围内,提出的算法可以使LDPC编码系统的误比特率接近理想同步条件下的译码性能。  相似文献   

5.
提出一种基于硬判决BICM-ID系统中的迭代盲信道估计算法.该算法基于最大似然估计(ML)同步算法,利用BICM-ID译码产生的硬判决信息,通过迭代地在信道估计和解码之间交换信息来完成联合信道估计和解码.仿真结果验证了算法的有效性,并分析了信噪比和块衰落信道的块长对迭代信道估计性能的影响.  相似文献   

6.
针对采用低密度奇偶校验(low density parity check, LDPC)码编码的单通道同频混合信号,提出一种深度联合分离译码算法。采用了Gibbs分离过程中的逐符号分离步骤和译码过程中的逐符号译码步骤之间交替更改变量节点似然软信息的方式,在初期译码步骤输出的软信息模值较小,便于分离步骤对译码步骤的结果及时进行纠正,降低整体误比特率,软信息达到译码门限后开始发挥译码作用并最终和分离步骤达到一致收敛。仿真结果表明,本文提出的深度联合算法能够有效避免传统迭代分离译码算法由于分离过程的误比特率超出软输入软输出(soft input soft output, SISO)译码器纠错能力范围导致算法无法收敛的现象,降低联合分离译码算法的门限并提升整体性能,对于8PSK调制的混合信号在误比特率为10-3时有1 dB的性能改善  相似文献   

7.
首先阐述以可靠度作为度量的低密度奇偶校验码(low-density parity check code, LDPC)译码算法,然后提出低复杂度的连续相位调制(continuous phase modulation,CPM)软解调算法,该软解调算法不依赖于噪声方差,避免了信道噪声方差估计不准确对解调性能带来的影响,最后提出一种低复杂度的联合迭代译码算法,该算法以符号/比特的可靠度作为内外译码器之间的迭代信息,具有简单、易于工程实现等优点。仿真结果表明,新的软解调算法的性能与概率域下的解调算法几乎没有差异;在总迭代次数相同的情况下,采用低复杂度联合迭代的性能相比于未采用联合迭代的性能有约0.75 dB的增益。  相似文献   

8.
吕强  毕文斌  赵春晖 《系统仿真学报》2007,19(20):4769-4772
提出一种基于软判决BICM-ID系统中的DD(Decision-Directed)迭代载波相位同步算法。该算法基于最大似然估计(ML)算法,利用BICM-ID译码产生的判决信息,通过迭代地在同步和解码之间交换信息来完成联合解码和载波相位同步。仿真结果验证了算法的有效性,较传统的相位同步算法具有更优的性能,随着信噪比的增大,更快地逼近理想同步性能。  相似文献   

9.
时LDPC编译码技术进行了介绍,指出LDPC译码算法可以用高度并行的结构实现,可以达到很高的译码吞吐量.提出了分层修正最小和译码算法并对该算法进行了定点仿真,仿真结果表明,该算法性能优良并且能降低迭代次数以提高吞吐量,该算法在最好情况下可以节省一半的迭代次数.设计了一种新的LDPC译码器并完成了FPGA硬件实现,这种译码器能够实现LDPC码高速译码,实现了100 Mbps的译码吞吐量.该译码器能够支持多种通信标准的LDPC码译码,从而节省系统总体成本.  相似文献   

10.
由于多级单元(multi level cell,MLC)闪存存储信道中随机电报噪声(random telegraph noise,RTN)、〖JP〗数据保持噪声(data retention noise,DRN)和单元间干扰(cell-to-cell interference,CCI)严重影响了MLC闪存阈值电压,从而导致获取的对数似然比(log-likelihood ratio,LLR)不够准确而影响了软判决译码时MLC闪存的低密度校验(low-density parity-check codes,LDPC)码的性能。在深入分析MLC闪存错误特征的基础上,通过利用MLC阈值电压的熵函数计算相邻MLC阈值电压分布的重叠区域来确定存储比特的可靠度,设计了MLC存储比特LLR值的动态更新策略。从而,提出了RTN、DRN和CCI噪声模型下适用于MLC闪存的LDPC码改进的最小和译码算法。仿真结果表明,与传统的LDPC码最小和译码算法相比较,MLC闪存信道下所改进的MLC闪存的LDPC码最小和译码算法具有更好的译码性能与更少的平均迭代次数。  相似文献   

11.
12.
正August 10-14,2015Beijing,ChinaThe International Congress on Industrial and Applied Mathematics(ICIAM)is the premier international congress in the field of applied mathematics held every four years under the auspices of the International Council for Industrial and Applied Mathematics.From August 10 to 14,2015,mathematicians,scientists  相似文献   

13.
14.
15.
16.
正AF:Any Field The School of Economics and Management at Tsinghua University(Tsinghua SEM)invites applications for faculty positions at all levels(Assistant Professor,Associate Professor and Full Professor)in any fields of business administration and management.Tsinghua SEM is the only school  相似文献   

17.
18.
正June 22-24,2015Guangzhou,China http://iec.cnsba.com/index.htmlCo-Sponsored by:ffiEE SMC(pending)South China University of Technology The Chinese University of Hong Kong Tsinghua UniversityHosted bv:School of Business Administration,South China University of Technology,China Conference Co-Chairs:  相似文献   

19.
20.
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号