多通道数据同步采集系统的设计

提出了一种基于FPGA的数据采集系统设计方案.该方案以FPGA为核心,通过SOPC技术将NIOS软核处理器,采集控制逻辑等功能模块集成在FPGA上,然后结合简单的外围电路构建了多通道数据同步采集系统.测试结果表明:该平台功耗低、性能稳定、扩展性强.     

引入SRAM的三级缓存技术在高速通信中的应用

在高速通信过程中,数据处理系统通常需要数据缓存来实时存储收到的数据.利用现场可编程门阵列(field programmable gate array,FPGA)内部资源构建的先进先出(first in first out,FIFO),其容量有限,在数据通信过程中由于读写速度不匹配而导致FIFO溢出,从而出现丢数现象.为...     

光子计数平台的设计

本文介绍了基于SPOC(可编程片上系统)技术的光子计数平台的基本原理、结构以及软硬件各部分实现方法.整个系统硬件结构合理,功能符合设计要求,还体现出了设计灵活、移植性强等许多特点.     

基于FPGA双RAM乒乓操作的数据存储系统的研究

本文阐述了在对实时性要求较高,而对数据存储深度要求不高的数据采集系统中,用FPGA构建双RAM来乒乓存储数据的方法,重点介绍了乒乓操作的控制方法。本方法在XILINX9．1软件中通过时序仿真,并且通过XC2VP20验证了本方法完全能够满足设计的要求。     

数字信号源的一种长序列数据码产生技术研究

本文就一种数据块的无缝跳转技术做了深入的分析和讨论,并据此提出了一种使用小容量存储器产生长序列数据码的电路实现方法,并且最后给出了实验结果.     

高速数字图像采集显示系统的设计与研究

为满足实时显示高速数字图像的需求,分析了Camera Link接口技术和VGA(Video Graphics Array)接口协议的标准.根据VGA接口具有多种显示模式,设计了以FPGA(Field Programmable Gate Array)为核心处理器的数字图像采集显示方案.FPGA通过Camera Link接...     

基于胚胎细胞阵列可容错系统的FPGA验证

介绍了基于胚胎细胞阵列的容错系统.对其整体架构、“细胞”内部结构以及容错机制做了详细阐述.在FPGA平台上用一个一位全加器的实例,验证了系统的可实现性.     

基于FPGA的VGA图像控制器的设计与实现

VGA（视频图形阵列）是一种标准的显示接口，伴随着嵌入式系统的迅速发展，尤其是高速图像处理的发展．埘可以将实时图像处理进行显示有了更多的需求．这里依据VGA接口原理采用了Verilog HDL语言对Altera的Cyclone系列FPGA（现场可编程门阵列）进行了设计，并验证了结果。通过采用FPGA设计VGA接口可以将要显示的数据直接送到显示器，节省了计算机的处理过程，加快了数据的处理速度，节约了硬件成本。     

视频图像采集及网络传输系统的设计

为满足特殊行业对高分辨率视频监控的需求,设计一种基于FPGA(Field Programmable Gate Array)的视频图像采集及网络传输系统.采用IIC (Intel-Integrated Circuit)协议,利用FPGA实现对图像传感器寄存器的配置,图像传感器输出分辨率为1024×768、帧率为8 Hz、...     

基于SOPC与乒乓存储的车载信息终端设计

为满足车载显示设备低成本、 小体积、 高性能以及高可靠性的要求, 提出了一种基于片上可编程系统SOPC(System On a Programmable Chip)和乒乓存储显示技术的车载信息终端设计。以现场可编程门阵列FPGA(Field Programmable Gate Array)作为硬件载体, 构建了基于PowerPC软处理器的液晶显示器LCD(Liquid Crystal Display)控制单元, 并以电子控制单元ECU(Electronic Control Unit)的形式接入到汽车自动控制系统中, 形成具有汽车状态的监测与存储功能的人机交互系统。对系统进行了时序与功能仿真, 并通过了硬件平台的测试。实验数据表明, 该系统可以实时显示行车信息并提供流畅的视觉体验。     

一种应用于低功耗SRAM的新型预充电策略

针对传统预充电技术在SRAM每次读操作前都要进行预充电的方式,提出了一种新型的SRAM间歇式预充电技术,即只在位线电压较低时才充电的策略.该技术在面积不变的前提下降低了SRAM的读功耗,并且成功应用于8 KB 4路组相连cache中.为了精确验证该技术,将cache中的tag部分21×128 bit SRAM阵列及外围电路,分别采用传统预充电技术和该预充电技术进行单独仿真.Hspice的仿真结果表明,在SMIC0.18μm工艺下,工作频率为250 MHz,电源电压为1.8 V时,该技术在连续读操作过程中可以在保证读出结果正确的前提下,比传统方式节省大约24.4%的读功耗.     

65nm FPGA中基于位宽选择的高速Block RAM设计

针对高性能现场可编程门阵列(FPGA)应用中数据存储交换的高速、多种位宽配置需求,本文设计了一种基于数据位宽可调整的高速Block RAM,并将其嵌入自主研发的FPGA芯片中.在该FDP15芯片中,Block RAM采用65nm的1P10M层金属,核电压1.2VCMOS工艺技术,可以实现1bit×16k,2bits×8k,4bits×4k不带校验位和9bits×2k,18bits×1k,36bits×512带有校验位的6种位宽选择模式,3种写入模式的双端口独立工作.文中针对位宽配置选择功能提出了一种单元可重复的电路结构,同时采用模拟位线延迟反馈机制实现了Block RAM较高的工作频率.流片测试的结果表明Block RAM可以实现真正的双端口独立工作,其6种位宽模式和3种写入模式功能正确,开关参数延迟可以达到2.25ns,与Xilinx同等功能、规模的芯片Virtex-4中内嵌Block RAM相比,性能接近.     

基于FPGA的数字式秒表设计

介绍了在Max plusⅡ的EDA软件平台上,一种基于FPGA的数字式秒表的设计方法,给出了顶层电路图和各模块的设计。通过编辑、编译和器件编程,将编程器文件以在线配置方式下载到ISP实验板的EPF10K10LC84-4器件中,经实际电路测试验证,达到了预期的设计要求,显示结果正确无误。     

基于89C51 和28F512的现场可编程系统

由89C51单片机、28F512存储器、373数据锁存器和工作状态切换电路组成的基本单片机系统,与PC机串口相关,在PC机上运行自编的下载程序,就可控制工作状态切换器,将系统切换到编程状态,并把新的程序代码写到28F512存储器中,从而实现系统的再编程能力,该系统具有成本低,设计容易,实用性强等优点。     

基于FPGA的GPS信号采集及网络传输

基于NiosII软核处理器和Altera的FPGA芯片技术,以SOPC技术为实现手段,对GPS中频信号的采集和网络传输进行了研究与设计。用FPGA硬件逻辑资源实现了ADC的控制和数据量化,量化后的数据通过两个乒乓操作的双口RAM进行缓存。自定制双口RAM的读取组件,以实现信号采集模块与SOPC系统的对接。为了提高系统的工作效率,由DMA控制器完成数据的搬移。利用以太网控制器LAN91C111设计了基于NiosⅡ的以太网通信接口,实现了数据的网络传输。     

基于FPGA的VGA图像控制器的设计与实现

依据VGA显示原理,利用VHDL作为设计语言,设计了一种基于现场可编程器件FPGA的VGA多图像控制器,并在硬件平台上实现设计目标。与传统的设计相比,增加了图像模式的选择,便于嵌入式系统应用扩展。使用FPGA代替VGA的专用显示芯片,可以提高数据处理速度,节约硬件成本。     

一种针对高分辨磁通门传感器的同步采集系统

针对未爆弹探测工作中对数据采集系统提出的同步性与高精度要求,设计了一种适用于磁异常探测设备的多通道同步数据采集系统。系统依据模块化思想构建,结构简单、可扩展性强、成本很低,通过结构优化、利用现场可编程门阵列(Field programmable gate array,FPGA)并行运算的特性,可严格地保证指令同步;采用高达32位分辨率的模数转换器(Analog to digital converter,ADC),并配合数字滤波器、斩波稳零技术,以满足磁探测过程对采样精度要求。样机测试结果表明,其信号测量范围可达±5 V,噪声的有效值低于5μV,相比常用的24位采集卡,精度提升了1倍以上,更适合应用于未爆弹探测领域。     

基于TMR的FPGA单粒子加固试验探究

设计了一个可对基于静态随机存储器的现场可编程门阵列进行单粒子效应测试的系统.采用三模冗余和定时回读重配的方法对待测器件进行单粒子加固.测试电路为移位寄存器链,定时回读的间隔约为80 ms,测试时钟为10 MHz.在非辐照环境下先进行了单粒子翻转的仿真试验,获得系统基本参数后,在兰州中科院近代物理研究所进行了重离子单粒子效应辐照试验.试验芯片为商用FPGA,辐照试验增加单粒子闩锁监控,观察不同注量率下待测器件的加固效果.分析仿真试验与辐照试验结果,系统可正确实现加固与测试功能,也证明三模冗余技术结合回读重配方法能够提高FPGA芯片的单粒子加固能力.     

基于FPGA的光电二极管阵列驱动设计

空间生命科学实验中所使用的仪器有其体积小、功耗低、稳定性好等特点,有别于地面使用的一些仪器设备。针对空间应用的分光光度检测技术,设计了一种基于Field Programmable Gate Array(FPGA)的光电二极管阵列驱动方法。设计中,根据空间使用的特点遴选器件与技术方案,在单片FPGA上实现对自扫描光电二极管阵列的驱动及数据采集。该设计具有集成度高、功耗低、适应性好等特点,与空间应用要求相符。