一种基于CPLD的二值数字化4DPSK解调器设计方案

针对如何用复杂可编程逻辑器件实现4DPSK信号的解调,提出了一种基于CPLD的4DPSK信号解调器设计方案.先将4DPSK信号通过双门限比较器等进行二值数字化,再用VHDL语言设计实现对此数字化后的二值逻辑信号进行延迟、相移、逻辑运算和识别等处理,实现对4DPSK信号的解调.此设计方案减小了硬件实现的复杂度,迎合了可编程逻辑器件CPLD对数字逻辑信号进行处理的特点,并给出了用可编程逻辑器件CPLD实现部分的仿真波形.     

基于CPLD/FPGA技术的数字系统设计研究

CPLD/FPGA是复杂的可编程逻辑器件,都是由PAL、GAL等器件发展而来.CPLD/FPGA技术的数字系统设计,主要包括设计面积和速度两个方面,该文主要通过资源共享设计和流水线设计等来研究CPLD/FPGA技术的数字系统设计,希望在应用中有一定的借鉴作用.     

基于C/E系统监控器的CPLD实现

文章给出了用复杂可编程逻辑器件 (CPLD)实现离散事件动态系统 (DEDS)监控器的方法 首先用Petri网中的条件 /事件系统 (C/E系统 )对DEDS建模 ,然后使用Petri网工具对模型进行分析 ,并根据控制要求设计出Petri监控器 ,最后用CPLD实现之 这不仅使Petri网有了硬件支持 ,而且也为逻辑控制器的设计提供了一种新的方法 文中给出了猫和老鼠迷宫问题基于C/E系统监控器实现的例子     

一种基于CPLD的宽可调PWM信号发生器

介绍了自行研制的利用基于复杂可编程逻辑器件(CPLD),实现的一种频率宽可调、高频调制的PWM信号发生器.该PWM信号的频率在1～2kHz可调,并调制在3～100kHz任意可调的高频脉冲上;其死区时间可调,且实现了2路信号输出互锁.     

FIR线性相位数字滤波器的CPLD实现

本文介绍了一种利用复杂可编程逻辑器件 ( CPLD) ,并采用窗函数法实现 FIR线性相位数字滤波器的设计 ,以一个十六阶 FIR带通数字滤波器说明用 FLEX1 0 K器件的设计过程 .设计的电路通过仿真测试 ,能够达到设计指标 .     

一种用CPLD实现的2DPSK调制解调器

给出了一种用VHDL语言设计2DPSK调制解调器的方法.详细叙述了其工作原理及设计思想,并用复杂可编程逻辑器件CPLD予以实现.另外给出了程序设计和仿真波形,介绍了调制解调器的数据传输速率和载波频率的修改方法.     

π/4-DQPSK调制与解调在SystemView中的仿真实现

以System View为软件设计平台,在计算机辅助设计思想下,利用其与Matlab的接口功能,方便快捷地实现差分正交相移键控信号———π/4-DQPSK的调制解调,对其频谱特性、动态、静态性能和在高斯噪声信道条件下系统的抗噪声性能做了详细分析.并在相同信道条件下分析比较π/4-DQPSK和QPSK的频谱及抗噪声性能.仿真结果表明,π/4-DQPSK的频谱扩展现象优于QPSK.     

可编程逻辑器件在多媒体公共广播系统中的应用

介绍多媒体公共广播系统的组成及CPLD(可编程逻辑器件 )在数字系统设计中的应用 ,用AHDL语言描述程序设计。由此体现ISP(在系统可编程 )器件在数字系统设计中具有多功能性的适应能力 ,为实现许多复杂的信号处理和信息加工提供新的思路和方法。     

可编程逻辑器件CPLD/FPGA的发展

本文结合当今数字化电子系统设计情况,讨论了复杂可编程逻辑器件/现场可编程门阵列(CPLD/FPGA)器件的特点及发展,指出了CPLD/FPGA的应用和技术推广将是我国未来电子设计技术发展的主流。     

采用可编程逻辑器件实现数字滤波

介绍了一种利用ALTERA公司的复杂可编程逻辑器件（CPLD）快速卷积法实现数字滤波器的设计。     

可编程逻辑器件在多媒体公共广播系统中的应用

介绍多媒体公共广播系统的组成及CPLD(可编程逻辑器件)在数字系统设计中的应用,用AHDL语言描述程序设计。由此体现ISP(在系统可编程)器件在数字系统设计中具有多功能性的适应能力,为实现许多复杂的信号处理和信息加工提供新的思路和方法。     

基于VHDL的数字频率计的设计

本文的数字频率计设计,采用自上向下的设计方法,实现整个电路的测试信号控制、数据运算处理和控制数码管的显示输出。一块复杂可编程逻辑器件CPLD芯片EPM7128SLC84-15完成各种时序逻辑控制、计数功能。在MAX+PLUS II平台上,用VHDL语言编程完成了CPLD的软件设计、编译、调试、仿真。本文详细论述了系统自上而下的设计方法及CPLD的软件编程设计。     

基于FPGA的QPSK调制解调的系统仿真

本文针对传统的四相移键控(QPSK)的调制解调方式提出一种基于高速硬件描述语言(VHDL)的数字式QPSK调制解调模型。这种新模型便于在目标芯片FPGA/CPLD上实现QPSK调制解调功能。文中介绍了QPSK调制解调的原理,并基于FPGA实现了QPSK调制解调电路。并给出了可编程逻辑器件FPGA的最新一代集成设计环境QuartusⅡ进行系统仿真的仿真结果。     

高速突发模式下π/4-DQPSK的相位捕获与跟踪

高速突发通信系统要求同步时间尽可能短,通过对一种数据辅助式快速相位捕获算法的分析,提出一种π/4-DQPSK调制信号的载波同步方案.仿真表明,当信噪比不小于8 dB时,该相位捕获算法仅需10个左右码元符号就能快速捕获载波相位.通过-π/4相位旋转运算,将π/4-DQPSK变换成DQPSK信号解调判决,能带来4 dB左右的解调增益,并可以将常用的QPSK载波跟踪环应用于π/4-DQPSK通信系统,硬件实现简单,便于系统的数字化.     

一种基于CPLD的宽可调PWM信号发生器

介绍了自行研制的利用基于复杂可编程逻辑器件（CPLD）,实现的一种频率宽可调、高频调制的PWM信号发生器。该PWM信号的频率在1－2kHz可调,并调制在3－100kHz任意可调的高频脉冲上;其死区时间可调,且实现了2路信号输出互锁。     

基于低功耗CPLD的超声测厚仪

以ispMach 4000系列的低功耗复杂可编程逻辑器件(CPLD)为核心,设计了一种超声测厚仪.基于CPLD硬件平台,根据模块化设计的思想,采用VHDL编程实现超声测厚仪的数据采集处理模块.该设计具有低成本、低功耗和配置灵活的特点.实验结果证明能有效提高测量精度.     

CPLD在PWM电路设计中的应用

针对以往的用CPLD来设计PWM时存在的对死区时间的错误理解,介绍了一种基于复杂可编程逻辑器件（CPLD）的工程适用脉冲宽度调制（PWM）电路设计,源代码用VHDL语言编写,该电路能根据十六位输入数据产生精确的占空比可调的PWM信号,具有死区时间可调、接口简单、资源耗费少、精度高等优点。     

基于VHDL的数字频率计的设计

在电子设计领域．随着计算机技术、大规模集成电路技术、EDA技术的发展和可编程逻辑器件的广泛应用,传统的自下而上的数字电路设计方法、工具、器件已远远落后于当今技术的发展。基于EDA技术和硬件描述语言的自上而下的设计技术正在承担起越来越多的数字系统设计任务。本文的数字频率计设计．采用自上向下的设计方法,实现整个电路的测试信号控制、数据运算处理和控制数码管的显示输出。一块复杂可编程逻辑器件CPLD芯片EPM7128SLC84—15完成各种时序逻辑控制、计数功能。在MAX＋PLUSii平台上．用VHDL语言编程完成了CPLD的软件设计、编译、调试、仿真。CPLD芯片的现场可编程性,不但大大缩短了开发研制周期．而且使本系统具有结构紧凑、体积小．可靠性高．测频范围宽、精度高等优点。本文详细论述了系统自上而下的设计方法及CPLD的软件编程设计。     

现场可编程门阵列（FPGA）在嵌入式系统中的重要作用

目前国内流行的嵌入式设计方法中,FPGA/CPLD等可编程逻辑器件在绝大部分场合下仅作为嵌入式处理器的胶合逻辑或只是用来实现一些通信的简单逻辑,但随着可编程逻辑器件工艺和开发工具日新月异的发展,以FPGA为核心的高性价比的新一代超大规模可编程逻辑器件已经开始在嵌入式产品设计中发挥出越来越重要的作用。     

基于CPLD和PSTN的智能家居控制系统的设计

本文在智能家居控制系统研究和设计的现状上,论述了采用复杂可编程逻辑器件CPLD与单片机构成的双控制器为控制核心,利用公用电话网PSTN传递信息来实现智能家居的系统设计实现过程。和传统的控制系统中单独以单片机作为控制核心相比,其硬件连线复杂度,可靠性等方面都有所提高;和单独采用CPLD作为控制核心相比,克服了可编程逻辑器件的触发器资源非常有限,控制时序方面不足的缺点。信息传送利用公用电话网,与采用调制解调器(Modem)与计算机的结合来传送信息相比,其实现费用大为降低.