高性能密码服务系统体系结构设计

随着大型电子商务和电子政务系统中客户数量的增多,主机端密码系统的性能成为提供安全服务限制因素,针对该问题提出了一种基于高性能、可编程密码模块硬件的密码服务系统体系结构.通过设计统一设备API(Application Program Interface)接口和在模块内的芯片之间实现并行密码运算,该方法可以实现系统密码运算的高性能.该系统已在IBM Services345服务器和密码模块硬件上实现.通过对1024位RSA签名性能与并行密码模块数目间的关系进行测试分析,结果显示,基于该体系结构实现的密码服务系统是高性能的和可扩展的.     

基于双核构架的ABNF字符串模式匹配处理器

在字符串模式匹配专用处理器的基础上,设计了一种双核构架的ABNF字符串模式匹配处理器.该处理器的两个内核通过任务调度模块进行耦合,以并行方式或流水线方式协同工作,目的在于减少遍历ABNF规则树的回溯情况和程序执行的分支情况,提高处理器的访存效率.该方案在可编程逻辑器件(FPGA)上进行了功能验证,结果表明,这种双核构架的设计方法能够有效地提高字符串模式匹配处理的并行程度.     

一款基于SPARC V8指令集体系结构的系统芯片的功能验证

处理器的设计越来越复杂,如何对处理器进行完备的功能验证面临着巨大的挑战.针对一款基于可扩展处理器架构(scalable processor architecture,SPARC)V8指令集体系结构的系统芯片进行验证,提取了该芯片的验证功能点,搭建了结果自动比对的验证平台.该平台采用定向测试用例生成和约束随机测试用例生成相结合的方式产生测试用例以支持各种功能场景的验证.项目仍处于验证实施过程中,目前已设计了170个测试用例,对125个验证功能点中的109个进行了覆盖,达到了84%的功能覆盖率,并发现了7处设计错误.     

WebitOS内核的实现机制及性能分析

描述了WebitOS的体系结构,WebitOS采用模块化分层结构设计,包含设备驱动、实时内核及轻型TCP/IP协议栈等模块,功能完备;分析了WebitOS内核的实现机制:实时调度采用了基于优先级抢占的多任务调度机制,内存管理采用了最佳匹配的分配算法和边回收边整理的回收算法.在此基础上,从内核运行的时空开销、支持EI应用等角度对WebitOS内核的性能进行了测试.结果表明,WebitOS内核是一个实时、精简且高效的内核,特别适用于资源受限环境下开发嵌入式实时应用.     

一种改进的模逆算法与硬件实现

在公钥密码体系中,无论是RSA密码还是椭圆曲线密码,模逆运算都是非常关键的运算.模逆运算的前提是两数的最大公约数为1,否则结果是没有意义的.基于现有的二进制模逆算法的基础上提出了一种可以同时求最大公约数和进行模逆运算的算法,并且对算法进行优化,用VERILOG HDL语言进行硬件实现.通过功能仿真和FPGA验证,结果表明该设计可以正确进行32～1024 bit的大数模逆运算.该设计应用于一款汽车安全芯片的PKI模块,采用UMC 55 nm工艺进行流片,芯片面积为10 mm2,工作电压3.3 V,钟频率为200 MHz时,功耗约为30.2 mW.     

异构多核协处理器ESCA及其JPEG压缩算法

提出一种异构多核处理器工程科学计算加速协处理器（ESCA）体系结构,此体系结构可作为协处理器对计算密集型的应用提供计算加速.基于该ESCA协处理器的混合计算系统设计并行静态图像JPEG压缩编码算法的映射与实现,并在四核ESCA处理器原型上对JPEG压缩编码算法进行了性能评测.实验结果表明：针对计算密集型的应用,所提出的ESCA处理器具有良好的计算加速效果.     

可信计算机平台密钥管理

针对纯软件安全防护的不足,提出了遵循可信计算技术及国家可信密码模块(TCM)接口规范的嵌入式可信安全模型(ETSM)可信计算平台框架。围绕着可信计算核心内容-密钥管理方法,提出了基于ETSM的密钥管理体系结构,将密码算法(或密码引擎)、密钥管理功能、随机密钥的生成等植入到ETSM硬件环境。设计并实现了ETSM密钥管理体系结构中基本的管理功能,给出了双端口密钥缓存管理、外部密钥存储管理方案。独立的ETSM模块与PC主机构成了异构双处理系统,PC主机通过PCI接口与ETSM快速通讯,完成对敏感数据或文件的加解密任务,并将相关的密钥保存到ETSM的非易失性存储器,以保证加密后数据的安全性,提高了本异构系统的可信性,满足了可信计算平台完整性和安全性的要求。     

Linux下基于I2C总线的CAT1025设备驱动实现

本文介绍了LPC2210处理器I2C总线的工作原理,分析了嵌入式linux内核中I2C总线驱动的体系结构和各个模块的功能.结合具体的I2C接口的存储器和电源监控的完全解决方案CAT1025芯片,详细给出了嵌入式linux下基于I2C总线CAT1025设备驱动程序的开发过程.     

一种无线传感器网络节点的设计与实现

分析了无线传感器网络节点的需求,阐述了无线传感器网络节点的体系结构.在此基础上采用符合802.15.4协议的ATmega128L主控和CC2420射频传输的设计模式,以模块为单位进行设计,分为处理器模块、无线通信模块、传感器模块、能量供应模块四部分,最后整体实现了该设计.通过对比本文设计节点与Micaz节点的数据包随距离变化的接收率测试结果和温度传感器数据采集测试结果,证明该设计取得了良好的效果,为无线传感器网络进一步的深入研究提供了一个性能较好的硬件平台.     

基于凌阳61单片机的智能电子密码锁

本课题以凌阳SPCE061A单片机为核心,合理利用了该芯片的丰富资源,完成密码设置（锁定与解锁）、掉电保护、语音播报、密码修改等功能。在该系统中,以4×4键盘做为输入模块,SPLC501液晶显示器做为显示模块,采用凌阳SPCE061A为内核。     

一种可与安全系统集成的车载导航系统

驾驶、导航与安全保护一体化,可以改善车辆的安全性,提高其舒适程度.车载导航系统采用微惯性测量组合、磁强计、GPS实时测量车辆的姿态和位置信息.通过CAN总线与安全保护系统相连,可以实现导航与安全一体化集成.给出了基于嵌入式工业计算机和数字信号处理器的系统结构、硬件组成及软件工作流程等设计结果.     

基于KVM的可信虚拟化架构模型

针对云计算安全中的虚拟化安全问题, 提出一种可改善虚拟化安全问题的可信虚拟化架构. 该架构通过在模拟处理器中添加虚拟可信平台模块, 在操作系统中添加可信平台模块驱动, 构造一个从底层基础架构到上层应用服务的可信架构. 该架构在虚拟化平台服务器中融合了可信平台模块, 可有效解决虚拟化平台服务器的安全性
问题.     

An AP SoC for a unified architecture

An instruction level parallel computing paradigm and a unified architecture for an array processor (AP) on a chip (SoC) are presented in this paper. Here “APU SoC” is short for “an AP SoC for the unified architecture”. The MISD/MIMD architecture for instruction level parallel computing is unified with the SIMD architecture for data level parallel computing. As a result, all the computing can be implemented on an APU SoC. The APU SoC offers the rationale of an array structure for development in current technology, yet simplicity for the hardware (chip) and software (program) parallel designs. Just as a single processor chip can replace many function module chips, the APU SoC can replace the single-core/multi-core/many-core CPU chip for TLP computing and the ASIC/ASSP/FPGA/RC device array chip for Operation Level Parallel computing.     

Nios 3.0 CPU体系结构

Altera的Nios嵌入式处理器是一个通用的RISC(精简指令集)处理器，在Altera的FPGA中以软核的形式实现。Nios处理器以其低成本，设计灵活等特点，在嵌入式领域得到广泛的应用。针对目前越来越多的利用Nios进行嵌入式系统的应用开发，文中介绍了Nios3．0CPU的体系结构以及与之相关的开发技术。     

vTCM:一种基于物理可信计算环境虚拟化的虚拟可信密码模块

虚拟机的信任问题是虚拟机安全的关键问题之一,可信密码模块作为计算机信任的源头,其在虚拟机上的应用也引起了越来越多的关注。提出了虚拟可信密码模块(virtual trusted cryptography module, vTCM)方案,该方案将现有可信密码模块(trusted cryptography module, TCM)方案扩展为可切换vTCM场景的vTCM物理环境来支持少量物理vTCM场景,通过vTCM场景的虚拟化调度,从而支持多个虚拟机的TCM访问,为每个虚拟机分配一个绑定的vTCM实例,并使这些实例可以轮流在物理vTCM场景中运行,以使vTCM的安全性分析可以借助TCM结论,增强vTCM的安全性。这一方案在vTCM的管理,包括vTCM迁移等操作上,也体现出了其优势。给出了该方案在KVM虚拟化平台下的实现方法,实现结果表明,该方案不但可行,并且对现有的虚拟机机制有良好的兼容性。     

SPARC V8处理器中存储管理单元的设计

存储管理单元MMU(Memory Management Unit)是各种微处理器用以实现虚拟存储的关键部件。针对SPARCV8结构处理器的需求,提出一种MMU的设计方案。分析了虚拟地址到物理地址的映射关系,通过采用转换后备缓冲区TLB(Translation Lookaside Buffer)加快了SPARCV8处理器在多任务处理时虚实地址的转换;以页式存储为依据,为页面的读、写、执行等访问提供了保护机制;并在异常发生时根据访问类型进行相应的异常处理。结论表明,该设计方案是可行的、有效的;并且可作为其它处理器MMU设计的基础。     

Composite Chaotic Pseudo-Random Sequence Encryption Algorithm for Compressed Video

Stream cryptosystems, which implement encryption by selecting parts of the block data and header information of the compressed video stream, achieve good real-time encryption with high flexibility. Chaotic random number generator-based approaches, for example, logistics maps, are comparatively promising approachs, but are vulnerable to attacks by nonlinear dynamic forecasting. A composite chaotic cryptography scheme was developed to encrypt the compressed video with the logistics map with a Z(2^31-1) field linear congruential algorithm to strengthen the security of the mono-chaotic cryptography. The scheme maintained real-time performance and flexibility of the chaotic sequence cryptography. The scheme also integrated asymmetrical public-key cryptography and encryption and identity authentification of control parameters at the initialization phase. Encryption is performed in a layered scheme based on the importance of the data in a compressed video stream. The composite chaotic cryptography scheme has the advantage that the value and updating frequency of the control parameters can be changed online to satisfy the network requirements and the processor capability, as well as the security requirements. Cryptanalysis shows that the scheme guarantees robust security, provides good real-time performance, and has flexible implementation. Statistical evaluations and tests verify that the scheme is effective.     

单总线传感器接口Verilog的设计与实现

嵌入式设备中高速处理器对低速串行总线接口设备通常是使用软件延时来满足低速串行总线接口的时序要求,大大降低了CPU资源的有效利用率。本设计使用CPLD器件作为CPU的协处理器,负责完成单总线设备的数据读取,并转换为并行数据供CPU读取。从而减少CPU读取低速串行总线设备的等待时间。实验中该接口工作稳定可靠,满足设计要求,实验表明该设计方法是行之有效的。     

基于HFE公钥密码的单向壳核函数构造方案

针对构造公钥密码时, 出现函数单向性和陷门性矛盾的问题, 提出了一种新型的公钥密码体制单向壳核函数。根据HFE公钥密码的设计思想和结构特征, 给出了单向壳核函数的构造方案, 并研究了其能抵抗现有的主要攻击方法。与传统公钥密码体制相比, 单向壳核函数包容性更广, 变化更多, 安全性更高, 为人们提供了一种灵活性更强的公钥密码体制。     

椭圆曲线密码引擎算法的设计与实现

针对Ｉｎｔｅｌ体系结构ＭＭＸ＾ＴＭ处理器的特点,设计并实现了一种椭圆曲线密码体制（ＥＣＣ）算法,提出一种ＥＣＣ数学模型,结合具体的公钥加密方案,推导出一种点积运算的快速算法。在Ｉｎｔｒａｎｅｔ／Ｉｎｔｅｒｎｅｔ环境下,为开发者提供了一种利用ＥＣＣ开发电子商务安全、数据保密通信等应用的通用算法模型,使ＥＣＣ实时及实用成为可能。