模拟退火算法在低功耗BIST中的应用

提出了应用模拟退火算法在一定长度的测度矢量集中寻找有效测试矢量的近似最优分组，在尽量减少面积开销的同时减少有效测试矢量的个数，并且通过置入种子的方法使LFSR产生近似最优分组的矢量，因此在保障故障盖主的前提下达到了降低测试功耗的目的。实验表明，采用此方法可降低测试功耗70％以上，而故障覆盖维持不变，此外，由于减少了测试矢量，测试时间也大为缩短，在实时系统中，减少测试时间尤为重要。     

生成确定性测试图形的内建自测试方法

为了以低的硬件开销自动生成高效率的确定型测试图形,提出一种新型的内建自测试(BIST)方法.先对原型设计用自动测试图形工具生成长度短、故障覆盖率高的确定性测试图形,然后对生成的图形排序以取得低功耗测试序列,再选择状态机优化和综合方案,最后自动生成BIST电路描述.由于结合了确定性测试和伪随机测试的优点,该方法具有低功耗、长度短、故障覆盖率高、测试图形自动生成等特色,特别适于CMOS组合逻辑电路的测试.基于ISCAS85Benchmark的实验结果表明,所设计的BIST电路在硬件开销、速度、测试功耗等方面均优于传统的伪随机测试电路,测试时间显著减少.     

基于向量优化重组的LFSR重新播种方法

提出了一种基于向量优化重组的LFSR重新播种方法。针对测试集中测试向量的确定位位数不同的特点,先对测试向量进行奇偶切分,接着进行重组,使新生成的测试向量中确定位大致相等。然后对新测试向量集进行LFSR编码,从而提高测试压缩率。该方案解压电路结构简单,并且种子的位数较少,与目前国内外同类方法相比,具有测试数据压缩率高、解压结构简单及测试时间少等特点。     

细胞自动机在VLSI测试中的应用

研究细胞自动机(CA)在超大规模集成电路(VLSI)伪随机测试中作为测试激励的结构和实现方法.通过对线性反馈移位寄存器(LFSR)生成序列的采样,获得另一移位不等价序列,综合出其本原多项式,并根据CA与LFSR同态的理论综合出CA的结构,通过快速逻辑仿真确定CA初值.该法可以获得较短的CA结构,缩短测试时间,获得较高的故障覆盖率.     

TDCS中随机相位的混沌产生方法

研究了传统的变换域通信系统(transform domain comunication system,TDCS)中基于线性反馈移位寄存器的抽头组合来构成相位映射的方法.根据TDCS对随机相位的要求,本文提出了一种新的随机相位产生方法,即利用混沌映射的方式产生随机相位矢量.具体的说是通过不同的初始值来控制混沌映射产生二值量化混沌序列,再通过相位映射器来产生随机相位,进而生成基函数.文中对混沌映射的实现方法以及基函数相关性能的仿真结果进行了详细讨论.通过与线性反馈移位寄存器产生基函数相关性能比较,混沌映射产生基函数具有更好的相关特性.混沌映射产生大量互相关系数很小的基函数,所以在多址应用中具有很大的优越性.     

一种压缩向量对测试集的新方法

通过施加一个测试向量对,瞬态电流测试可以检测出CMOS数字电路中的某些故障,这些故障通常（例如开路故障）不能被传统的电压测试和稳态电流测试有效地检测出来。研究如何有效地压缩向量对测试集与通常的测试向量压缩一样,意义十分重要,但目前人们对此研究得较少。首先使用三种现有的游程编码方法对向量对测试集进行压缩,并比较它们的压缩结果。在此基础上．提出了一种更好的压缩方法。采用新方法对几个ISCAS标准电路的开路故障向量对测试集进行压缩,实验证明压缩效果比三种游程编码方法都要好。而且,新方法的解码代价非常小,适合压缩大型电路的开路故障测试集。     

降低OFDM系统复杂度的改进SLM算法

为了降低正交频分复用(OFDM)系统中传统选择性映射(SLM)算法的计算复杂度,提高系统的频谱利用效率,提出了基于转换向量(conversion vectors)与随机筛选序列(random selection sequences)相结合的选择性映射(CR-SLM)算法.CR-SLM算法是将原始信号序列等分,然后对于数据序列的前半部分与转换向量相乘进行循环卷积,对于数据序列后半部分进行随机序列筛选,筛选出最优序列.最后将两部分输出序列合并生成候选序列,筛选出最优序列进行传输.仿真结果表明:CR-SLM算法在保持与传统SLM 算法PAPR性能相近的情况下,较大幅度降低了计算复杂度.     

基于m-序列的本原σ-LFSR序列构造

sigma-LFSR是一基于字的LFSR模型,它能够充分利用现代CPU的特点,具有结构简单、适合软件快速实现的特点。在实际应用中,本原sigma-LFSR最有价值,因此它的构造具有重要意义。本文首先考察了基于字的本原LFSR的距离向量,得到了它的若干性质,给出了一个距离向量为本原LFSR的充要条件;然后对本原sigma-LFSR的距离向量进行了研究,利用基判别定理给出了它的部分性质,并以此为基础得到了一个利用m-序列构造本原sigma-LFSR序列的搜索算法。最后对搜索算法编程实现,得到了有限域F2^3上所有2级本原sigma-LFSR的距离向量。     

特低渗透油藏启动压力梯度研究

针对单相和油水两相流体启动压力梯度的产生机理和对渗流规律的影响问题,通过稳态“压差—流量”测定启动压力梯度法,分别用模拟油、地层水、注入水和蒸馏水对我国某油田119块典型特低渗岩芯进行驱替实验,得到了单相和油水两相渗流的启动压力梯度值,分析了启动压力梯度的变化规律。物理模拟和理论研究都表明,不同渗流介质测得的启动压力梯度与渗透率均成幂函数关系,并且幂指数近似为-1。同时,由于毛管力和贾敏效应作用,油水两相启动压力梯度远远大于单相渗流的启动压力梯度。结合油田实际,说明了启动压力梯度在特低渗透油气藏开发中的应用。     

基于IBIS模型的CMOS电路同步开关噪声的计算和优化

基于高速数字I/O缓冲器瞬态行为模型计算并优化了CMOS集成电路的同步开关噪声（SSN）,阐述了用IBIS（I/O Buffer Information Specification）数据文件构造高速数字I/O缓冲器的瞬态行为模型的推导过程,利用序列二次规划法（SQP）对CMOS电路的寄生参数和传输线的主要物理参数进行了优化分析,减小了CMOS电路的SSN。     

线性反馈移位寄存器的改进算法及其电路实现

提出并用电路实现了一种改进的线性反馈移位寄存器(LFSR)算法.改进的算法克服了传统线性反馈移位寄存器产生随机数的速度受字长制约的限制,其电路结构能够快速地产生任意字长的伪随机序列.用现场可编程门阵列(FPGA)实现该结构的结果表明,改进的LFSR算法能极大地提高数据吞吐率,采用改进结构合成的随机序列统计特性好.     

一种降低OFDM系统的峰均功率比的方法

针对OFDM（orthogonal frequency division multiplexing）系统具有很高的峰均功率比(peak-to-average power ratio,PAPR)的缺点,对利用载波干涉技术降低PAPR的方法进行了改进。将快速傅立叶逆变换（IFFT）后的N个信号中取k个信号,并求其平均值来代替相应的原信号值,以达到降低系统峰值功率,进一步降低系统PAPR的目的。理论分析及仿真结果表明,提出的方法能使系统峰值功率有明显降低,达到了进一步降低PAPR的目的。该方法算法简单、不产生失真、不用传送边带信息,并且能够在互补累积分布函数（CCDF）值与误码率（BER）值之间达到较好的折衷,易于与其他降低PAPR技术结合使用,具有较好的可行性。     

一种低复杂度逐次逼近型数模转换器设计与仿真

为了降低模数转换器复杂度和功耗,基于低复杂度电容阵列DAC设计了一种低功耗逐次逼近型模数转换器（SAR ADC）. 该结构中,电容阵列DAC每个电容只有两种参考电平选择,降低逻辑控制电路和电容驱动电路的复杂度,电容阵列DAC最低位电容参与转换,使需要的总单位电容数量相比单调结构减少一半;比较器采用两级动态结构,降低功耗;移位寄存器采用动态锁存电路结构,降低功耗和减少误码;电容驱动电路采用CMOS反相器结构,减少晶体管数量. SAR ADC电路仿真结果显示:在1.0 V电源电压和采样速率为100 kHz 时,SAR ADC功耗为0.45 W ,有效位（ENOB）为9.99 bit ,其单步转换功耗为4.4 fJ.     

低成本高故障覆盖率内建自测试方案

提出了一个基于重复播种的新颖的BIST（build-inself-test)方案，它使用侦测随机向量难测故障的测试向量作为种子，并利用种子产生过程中剩余的随意位进行存储压缩，通过最小化种子的测试序列以减少测试施加时间，实验表明，本方案需要外加硬件少，测试施加时间较短，而故障覆盖率高，近似等于所依赖的ATPG工具的故障覆盖率。     

基于遗传算法的分割可测试设计

基于遗传算法,建立了片上系统芯片(SOC)的图模型,对逻辑级的SOC结构进行精确量化;然后,对模型应用遗传算法进行分析,得到了电路的理想分割结果;最后,基于分割结果,实现一颗SOC的可测试设计(DFT).实验结果表明,在分割的均匀度与附加电路代价方面,该方法相比原有的DFT方法有显著的改进.     

基于遗传算法的组合电路最大功耗估计

用遗传算法来选择具有高功耗的输入模型,对电路进行仿真,实现组合电路的最大功耗估算。同时给出了基于统计的逻辑模拟最大功耗估计方法。基于ISCAS85基准电路的仿真表明,该方法在大规模门数时具有明显的优势,估算精度较高,且计算时间基本上电路逻辑门的线性关系。     

Partition-based Low Power DFT Methodology for System-on-chips

This paper presents a partition-based Design-for- Test （DFT） technique to reduce the power consumption during scan-based testing. This method is based on partitioning the chip into several independent scan domains. By enabling the scan domains alternatively, only a fraction of the entire chip will be active at the same time, leading to low power consumption during test. Therefore, it will significantly reduce the possibility of Electronic Migration and Overheating. In order to prevent the drop of fault coverage, wrappers on the boundaries between scan domains are employed. This paper also presents a detailed design flow based on Electronics Design Automation （EDA） tools from Synopsy~ to implement the proposed test structure. The proposed DFT method is experimented on a state-of-theart System-ou-chips （SOC）. The simulation results show a significant reduction in both average and peak power dissipation without sacrificing the fault coverage and test time. This SOC has been taped out in TSMC and finished the final test m ADVANTEST.     

可测试性设计中的功耗优化技术

降低测试期间的功耗是当前学术界和工业界新出现的一个研究领域。在可测试性设计中进行功耗优化的主要原因是数字系统在测试方式的功耗比在系统正常工作方式高很多。测试期间功耗引发成本增加，可靠性降低，成品率下降。首先介绍低功耗测试技术中的基本概念和功耗建模方法，分析测试过程中功耗升高的原因，对已有的几种主要的降低测试功耗方法进行详细分析，最后给出一种高性能微处理器的真速低功耗测试方法。     

一种用于脉冲超宽带接收机的0.18-μm CMOS工艺的高增益检波器

设计了一个用于非相干脉冲超宽带接收机的0.18-μm CMOS工艺的能量检波器.该检波器包含了输入匹配模块、平方电路、翻转电压跟随器-电流检测电路、跨导级以及输出缓冲器.平方电路运用饱和区晶体管的平方律特性对输入差分信号进行平方,所得到的输出电流由翻转电压跟随器-电流检测电路转换成电压.跨导级对该信号进行放大并积分得到所接受的能量.测试结果可以看出,当输入信号的峰峰值超过60mV时,在高达300 MHz的频率下检波增益可以达到10 dB.而最小检测幅度为13 mV,此时的检波增益为5 dB.在移除输出缓冲器之后,输出脉冲的幅度将增加一倍.不计及测试焊盘,芯片面积为0.23 mm×0.3 mm.电路由一个1.8 V的电源供电,核心电路电流为3.5 mA.该检波器已成功应用于开关键控方式的接收机以实现高速宽带通信.     

基于LDA的中文词语相似度计算

针对基于语料库统计的词语相似度计算方法存在的一些缺陷,如：计算量大、向量的特征维度高、特征稀疏、忽略了词语的语义信息等,提出了一种基于latent Dirichlet allocation（LDA）的词语相似度计算方法,通过将词语的特征向量映射为词语的主题分布来计算词语间的相似度;通过与基于《知网》的词语相似度计算方法的对比,证明了该方法能有效降低特征维度,并具有较好的词语相似度计算效果。