共查询到19条相似文献,搜索用时 171 毫秒
1.
延迟锁相环中的压控延迟线是对单粒子事件(single event, SE)最敏感的子电路之一,其主要包括偏置电路和压控延时单元.利用双指数电流拟合3-D TCAD混合仿真中的单粒子瞬态(single-event transient, SET)电流,分析了压控延迟线对SE的敏感性.根据响应程度和电路结构的不同,对偏置电路进行了冗余加固;同时,对压控延时单元中提出了SET响应检测电路.在输入信号频率为1 GHz,电源电压1.2 V,入射粒子LET值为80 MeV·cm2/mg的条件下,Spice仿真表明:和未加固电路相比,偏置电压Vbn和Vbp在受到粒子轰击后,翻转幅度分别下降了75%和60%,消除了输出时钟信号中的丢失脉冲;设计出的检测电路能够将各种情况下有可能出现的SET响应指示出来,提高了输出时钟信号的可靠性. 相似文献
2.
《西安交通大学学报》2021,(9)
为解决空间应用的延迟锁相环中压控延迟线易受单粒子扰动问题,提出了一种加固的压控延迟线结构。在分析了传统压控延时单元的单粒子敏感性基础上,通过在延时单元的输出节点之间增加2个NMOS管和2个PMOS管形成正反馈结构,提高了延时单元的抗单粒子瞬态特性。在输入参考时钟为1 GHz时,先通过计算机辅助设计技术(TCAD)混合仿真验证了该单元的加固效果:当LET值?_1为20 MeV·cm~2/mg时,提出的加固结构将电压扰动幅度降低了44.9%;当LET值?_2为80 MeV·cm~2/mg时,翻转电压降低幅度为23.7%。再基于Spice仿真,验证了在延迟锁相环实际工作的锁定状态下,该结构起到了抑制压控延迟线中单粒子瞬态的作用。仿真结果表明,对比传统的加固方法,提出的加固压控延迟线结构在只付出13.6%的面积增加代价下,在533 MHz~1 GHz的频率范围内实现了对两种LET值下的单粒子瞬态免疫。 相似文献
3.
《南开大学学报(自然科学版)》2014,(3)
提出了一种能抵抗单粒子翻转的时域加固锁存器.这种锁存器是在一般的锁存器中加入了3个能抵抗单粒子瞬态的延迟单元.它能有效的抵抗宽度小于△T的单粒子瞬态脉冲.与之前的结构相比,所提出的结构在功耗和面积上分别减少了38%和20%.最后,通过对比仿真结果证明了这种时域加固方法的有效作用. 相似文献
4.
以Boost型转换器为例进行了DC-DC转换器对单粒子瞬态的敏感性分析,研究了单粒子瞬态对环路响应的影响. 基于对环路敏感节点的分析,采用电路与系统级的片上自动检测方法及时获取单粒子能量,进而转化为动态补偿的参数,实现了对不同单粒子能量下的瞬态特性改善. 基于商用0.18 μm BCD工艺,完成了一款高可靠Boost型转换器电路设计、版图设计与物理验证. 实验结果显示,输入电压为2.9~4.5 V,输出电压为5.9~7.9 V,负载能力为55 mA,系统在单粒子瞬态效应的作用下,输出电压的最大波动不超过1 mV,抑制能力达到86.07%以上,能够抵抗LET=100 MeV·cm2/mg的单粒子轰击. 相似文献
5.
基于TMR的FPGA单粒子加固试验探究 总被引:1,自引:0,他引:1
设计了一个可对基于静态随机存储器的现场可编程门阵列进行单粒子效应测试的系统.采用三模冗余和定时回读重配的方法对待测器件进行单粒子加固.测试电路为移位寄存器链,定时回读的间隔约为80 ms,测试时钟为10 MHz.在非辐照环境下先进行了单粒子翻转的仿真试验,获得系统基本参数后,在兰州中科院近代物理研究所进行了重离子单粒子效应辐照试验.试验芯片为商用FPGA,辐照试验增加单粒子闩锁监控,观察不同注量率下待测器件的加固效果.分析仿真试验与辐照试验结果,系统可正确实现加固与测试功能,也证明三模冗余技术结合回读重配方法能够提高FPGA芯片的单粒子加固能力. 相似文献
6.
设计了一款静态电流小、驱动能力大、环路响应快的单片集成低压差线性稳压器,重点介绍了误差放大器、补偿电路和瞬态响应增强电路的设计方法.误差放大器的输入管采用共源共栅结构,输出级采用推挽电路,可提高放大器的驱动能力;补偿电路使用共源共栅补偿方法,补偿电容约1pF,环路相位裕度大于60°;瞬态响应增强电路采用动态偏置结构,使稳压器输出电压的上过冲有明显改善,提高了瞬态响应性能.稳压器的输出不用接片外电容,在片内集成50-100pF的电容即可稳定工作. 相似文献
7.
提出了一种低电压CMOS工艺下用于偏置电路中的低漏电流电荷泵电路设计.漏电是输出纹波的主要来源,引入两个不同频率的时钟,通过控制电荷转移器件的开关交替动作来抑制反向漏电流.与传统设计相比,在每级电荷泵单元中增加了两个额外的MOS管,用于维持电荷泵单元中每个晶体管的衬底电位.详细分析了时钟和寄生所引入的非理想效应,并在0.35 μm工艺下设计了一款电荷泵电路.仿真结果表明,所提出的9级电荷泵在1.4 V电源电压下能够实现13.4 V直流输出和0.17 mV纹波电压.这种电荷泵结构具有更好的噪声性能,可用于给传感器电路提供稳定的电压偏置. 相似文献
8.
《复旦学报(自然科学版)》2010,(2)
对0.13μm工艺下的切断反馈回路的单粒子效应加固电路进行了研究,对其机理进行了分析,并对该结构进行了单粒子瞬变效应加固方面的改进,进而提出一种新的单粒子效应加固的D触发器,在0.13μm工艺下进行了SPICE模拟验证,可以在100 MHz的工作频率下对LET为25 MeV·cm~2/mg的单粒子轰击达到加固,相比于同类结构拥有更小的面积和功耗. 相似文献
9.
随着集成电路工艺尺寸和供电电压的降低,导致电路节点的关键电荷相应减小,使得电路对单粒子效应更加敏感。为了更有效地降低电路的软错误,文章提出了一种高可靠的容软错误锁存器。该锁存器利用具有脉冲过滤技术和时域采样技术的SC单元构建反馈回路,能够完全免疫单粒子翻转(single event upset,SEU),并且利用传输路径的延时差过滤单粒子瞬态(single event transient,SET)。仿真结果表明,在相同条件下,与LSEH-1、LSEH-2锁存器相比,该文提出的锁存器正(负)SET脉冲过滤能力分别提高了65.2%(79.0%)和27.2%(49.7%),且对温度波动和工艺偏差不敏感。 相似文献
10.
针对定制设计中的触发器单元,提出了一种双移位寄存器链单粒子实验验证方法,利用该方法对基于0.35μm CMOS/SOI工艺、普通结构设计的抗辐射触发器,分别在北京串列加速器核物理国家实验室和兰州重离子加速器国家实验室进行了单粒子实验.实验结果表明,该抗辐射触发器不仅对单粒子闩锁效应免疫,而且具有非常高的抗单粒子翻转的能力. 相似文献
11.
基于单电子晶体管(SET)的库仑振荡效应和多栅输入特性,利用SET和金属氧化物半导体场效应晶体管(MOS管)的互补特性,设计了基于SET/MOS混合电路的奇偶校验码产生电路.利用HSPICE对所设计电路进行仿真验证,结果表明,该电路能够实现产生奇偶校验码的功能.该SET/MOS混合电路的实现只需要1个PMOS管、1个N... 相似文献
12.
基于单电子晶体管(SET)的库仑阻塞和库仑振荡效应,利用SET和MOS管的互补特性,提出了一种基于SET/MOS混合电路的新型表决器电路.利用HSPICE对所设计的表决器电路进行仿真验证,仿真结果表明SET/MOS混合电路能够实现表决器的功能.与传统CMOS电路相比,该SET/MOS混合电路使用的管子数目大大减少,功耗... 相似文献
13.
一种两级CMOS运算放大器电源抑制比提高技术 总被引:1,自引:0,他引:1
在解释了传统基本两级CMOS运算放大器低电源抑制比(PSRR)原因的基础上,提出了一种简单电路技术来提高传统基本两级CMOS运算放大器中频PSRR.该方法原理是通过改变偏置结构产生一个额外的信号支路在输出端跟随电源增益,这样在输出端可以得到近似为零的电源纹波增益,从而能提高运放的PSRR.采用0.35μm标准CMOS工艺库,在Cadence环境下仿真结果显示,改进的运算放大器的PSRR在中频范围内比传统运算放大器可提高20 dB以上. 相似文献
14.
一种基于互补型单电子晶体管D触发器设计 总被引:2,自引:0,他引:2
基于单电子晶体管(SET)的I-U特性和CMOS数字电路设计思想,提出了一类互补型SET逻辑门.在对由SET反相器构成的双稳态电路进行分析的基础上,提出了3种R-S触发器,最终得出了D触发器.通过选取1组SET参数,使触发器输入和输出高低电平接近于0.02 V和0,解决了电平匹配问题.SET的SPICE宏模型验证了设计的正确性. 相似文献
15.
基于SET-MOS混合结构的或非门构建了基本RS触发器和主从式D触发器,对所设计的新型触发器电路进行了分析研究,并将其应用到寄存器和移位寄存器电路.利用SPICE对所设计的触发器电路进行仿真验证,仿真结果表明电路运行良好.该新型触发器电路与SET实现的电路相比,具有更高的驱动能力;与传统CMOS电路相比,电路的功耗仅为10-10 W的数量级. 相似文献
16.
基于单电子系统半径经典模型,分析了电阻耦合单电子晶体管的电学特性,得到其电学性能不随背景电荷分布变化的特点,通过时域特性分析,指出了时延参数τ=C∑Rg,并用Monte-Carlo法对其构成的反相器进行了模拟验证。 相似文献
17.
为了减少芯片面积,提高电荷泵的增益,提出一种基于共享技术的电荷泵电路。通过改变两个子电荷泵的串并连接关系,既可以产生一种电压较高而电流驱动能力较小的负高压,也可以产生一种电压较低但是电流驱动能力很大的负高压,这不仅满足了系统在编程和擦除时对高压的不同需求,而且还节省了大约50%的芯片面积。电荷泵电路还采取了对其中P型M O S管的衬底电压进行动态控制的方法。模拟结果表明,该电荷泵的增益提高了大约14%。该电路特别适用于需要两种以上负高压以完成编程和擦除操作的快闪存储器。 相似文献
18.
A 32-bit pipeline accumulator with carry ripple topology is implemented for direct digital frequency synthesizer.To increase the throughout while hold down the area and power consumption,a method to reduce the number of the pre-skewing registers is proposed.The number is reduced to 29% of a conventional pipeline accumulator.The propagation delay versus bias current of the adder circuit with different size transistors is investigated.We analyze the delay by employing the open circuit time constant method.Compared to the simulation results,the maximum error is less than 8%.A method to optimum the design of the adder based on the propagation delay is discussed.The clock traces for the 32-bit adder are heavily loaded,as there are 40 registers being connected to them.Moreover,the differential clock traces,which are much longer than the critical length,should be treated as transmission lines.Thus a clock distribution method and a termination scheme are proposed to get high quality and low skew clock signals.A multiple-type termination scheme is proposed to match the transmission line impedance.The 32-bit accumulator was measured to work functionally at 5.3 GHz. 相似文献
19.
从理论上推导了大功率超声波清洗设备输出变压器磁化过程和存在的偏磁现象,用磁化特性与励磁电流及磁通示意图,分析了产生偏磁的原因及主要因素,提出了几种抑制变压器偏磁的方法.结果表明,选用MnZn铁氧体磁芯材料、施加电路平衡及电气隔离等措施,可抑制偏磁问题,输出变压器励磁电流大幅降低,没有偏磁现象,其工作温度和工作性能稳定,且转换效率高达85%以上. 相似文献