SET-MOS混合结构的触发器设计及应用

基于SET-MOS混合结构的或非门构建了基本RS触发器和主从式D触发器,对所设计的新型触发器电路进行了分析研究,并将其应用到寄存器和移位寄存器电路.利用SPICE对所设计的触发器电路进行仿真验证,仿真结果表明电路运行良好.该新型触发器电路与SET实现的电路相比,具有更高的驱动能力;与传统CMOS电路相比,电路的功耗仅为10-10 W的数量级.     

三值移位寄存器及其应用

本文参照二值移位寄存器原理,提出了用三值置态型触发器组成三位移位寄存器、三值双向移位寄存器和具有串行-并行数据变换功能的三值移位寄存器。     

基于FPGA的交织编码器的设计

阐述了交织编码的原理,在MAX+PLUS2的EDA软件平台上,给出了利用现场可编程门阵列器件的逻辑单元,用移位寄存器设计交织编码器的原理和电路,进行了编译和波形仿真实验.     

基于VHDL的16位串入串出移位寄存器设计

本文以8位串入串出移位寄存器为例,介绍了利用生成语句设计的16位串入串出移位寄存器的方法,程序设计简单,在电子设计中具有一定的开发价值。     

时序检测器的设计

论述了时序检测器的两种设计方法：最少状态数法和移位寄存器法，并且对所采用的穆尔电路和米利电路作了比较详细的分析和比较，从而提出选用穆尔电路和米利电路的原则。     

一类新型线性移位寄存器

本文提出了一类新型移位寄存器,根据它们的状态图容易写出其反馈函数和联接多项式,并且这类移位寄存器产生的序列有一个有趣的性质。     

线性反馈移位寄存器的改进算法及其电路实现

提出并用电路实现了一种改进的线性反馈移位寄存器(LFSR)算法.改进的算法克服了传统线性反馈移位寄存器产生随机数的速度受字长制约的限制,其电路结构能够快速地产生任意字长的伪随机序列.用现场可编程门阵列(FPGA)实现该结构的结果表明,改进的LFSR算法能极大地提高数据吞吐率,采用改进结构合成的随机序列统计特性好.     

反馈移位寄存器的逻辑设计方法

介绍的反馈移位寄存器的一种新的设计方法,即在最长周期Ｍ＝２＾ｎ－１反馈移位寄存器的状态图上直接寻找起跳状态,实现周期Ｍ〈２＾ｎ－１反馈移位寄存器的逻辑综合。     

移位寄存器应用-流水彩灯

日常生活中的彩灯控制有很多种方式,利用移位寄存器的数据存储及移住寄存原理,可以很方便的制作出灯光控制的流动效果.再利用附加电路555芯片组成的脉冲电路,还能够根据需要调整灯光闪烁的频率快慢.     

面向序列密码的非线性反馈移位寄存器可重构并行化设计

摘要：
基于序列密码的非线性反馈移位寄存器,将可重构技术与并行化处理相融合,提出了一种非线性反馈移位寄存器的可重构并行化架构.结果表明：可重构并行化架构能够灵活重构任意结构的非线性反馈移位寄存器;并行化思想能够支持在一个时钟周期完成对非线性反馈移位寄存器的并行更新;在0.18 μm的互补金属氧化物半导体（CMOS）工艺中,其核心工作频率能够达到172 MHz,针对256级的线性反馈移位寄存器,当并行度选取为32时,其吞吐率能够达到5.5 Gb/s. 关键词：
序列密码; 非线性反馈移位寄存器; 可重构; 并行化 中图分类号： TN 492
文献标志码： A     

Dynkin型反馈移位寄存器的周期序列

系统研究了Ｄｙｎｋｉｎ 型反馈移位寄存器，给出了ｎ 长码是Ａｎ 型Ｄｙｎｋｉｎ 反馈函数的周期码的充分必要条件，从而得出了所有周期码及其周期．     

浅析探究式实验模式

主要是介绍探究式实验研究模式的实践。通过实验认识移位寄存器、设计计数控制电路,当中以探究式实验研究模式发现、分析、解决问题,实现了基于寄存器的信号存取小系统。     

并行口ECP模式的研究

介绍了并行口常见的几种工作模式和ECP模式的特点以及并行口ECP协议的输入输出时序特性,说明了并行口ECP模式所使用的寄存器及端口地址;分析了FIFO寄存器的使用方法;给出在并行口ECP模式下进行双向数据传输的一个电路实例和主要的通信流程.     

一种基于RAM的QC-LDPC码新颖编码架构研究

为了提高LDPC编码器的数据吞吐率,提出了一种基于RAM的改进型准循环LDPC码(quasi-cyclic low density parity-cheek,QC-LDPC)的编码器实现方法.采用RAM存储校验位,并引入指针来指示RAM的地址方法.从而取代传统编码架构中的移位寄存器,使编码过程通过对RAM的读写操作实现,校验位序列也通过对RAM的读操作串行输出.由于该编码器没有使用移位寄存器以及并串转换电路,从而大幅度节约了硬件资源并提高了数据吞吐率.     

静态显示前置记忆电路

袖珍计算器采用的是时间分割式动态扫描前置记忆显示方式,功耗较小但线路复杂。本文介绍一种具备同样功能的前置记忆静态显示电路,其电路简单,原理易懂。     

Register Allocation Algorithm for High-Level Circuit Synthesis for Improved Testability

Register allocation in high-level circuit synthesis is important not only for reducing area, delay, and power overheads, but also for improving the testability of the synthesized circuits. This paper presents an improved register allocation algorithm that improves the testability called weighted graph-based balanced register allocation for high-level circuit synthesis. The controllability and observability of the registers and the self-loop elimination are analyzed to form a weighted conflict graph, where the weight of the edge between two nodes denotes the tendency of the two variables to share the same register. Then the modified desaturation algorithm is used to dynamically modify the weights to obtain a final balanced register allocation which improves the testability of the synthesized circuits. Tests on some benchmarks show that the algorithm gives a higher fault coverage than other algorithms with less area overhead and even less time delay.     

自动量程转换电路设计

介绍了双积分式 A/D转换器 CC1 44 3 3在宽范围电压测量中自动量程转换电路的设计及工作原理 .通过多路模拟开关与运放的组合设置了多个电压量程 ,应用 CC1 44 3 3的超欠量程信息控制双向移位寄存器的移位操作 ,获得了合适的量程标志 .通过量程标志对多路模拟开关及显示器小数点位置的控制 ,实现了量程的自动切换及表示 .应用辅助门电路及数据选择器解决了量程标志中边界问题及无效量程标志问题 .设计的电路具有测量电压范围宽、工作稳定可靠、显示直观等优点 .     

应用MSI移位寄存器设计时序电路的新方法

本文对应用MSI移位寄存器设计时序电路的问题作了讨论,提出了一种新的设计方法,其主要特点是采用固定的状态安排方式,简化了设计过程.