基于AD9833的智能信号发生器设计与仿真

针对高频信号源直接数字频率合成存在较多杂散信号和较窄输出频带等问题,提出了一种频率和相位可编程的智能信号发生器设计方法。该系统的波形发生器采用DDS芯片AD9833,通过单片机编程控制,可实现正弦波、三角波和方波等多种波形输出。输出频率相对误差数量级为10-5时,正弦波最高频率为10 MHz,最低频率为10 Hz;方波和三角波最高频率为5 MHz,最低频率为100 Hz。仿真结果表明,该系统具有杂散信号小、输出频带宽、精度高、切换速度快等特点。     

基于MAX038的宽频程控正弦波发生器设计

介绍了一个基于MAX038的宽频程控正弦波发生器的设计.单片机通过D/A转换器对MAX038的控制实现频率和占空比的调控,并能自动地反馈控制输出频率,信号输出频率范围在0.1 Hz～20 MHz.该系统具有程控调节输出频率等突出优点.     

基于FPGA的多功能函数发生器

以C8051F040高性能单片机、AD9850和Altera Cyclone EPIC3T144 FPGA为核心,由控制模块、信号产生模块、放大模块、调制模块、键盘及LCD显示等模块组成的系统.实现了频率范围为20 Hz-20 MHz、步进为10 Hz.电压峰～峰值为6 yopp的正弦波信号输出;用FPGA产生的1 kHz的调制信号控制AD603放大器增益实现模拟幅度调制(AM)信号输出;根据调制信号幅度改变AD9850频率控制字实现模拟频率调制(FM)信号输出;用FPGA实现了2ASK和2PSK数字调制信号输出.     

正弦信号发生器的设计

设计的正弦信号发生器参加了2005年全国大学生电子设计大赛,获得吉林省级设计三等奖.该正弦信号发生器是通过凌阳公司生产的SPCE061A单片机对MAX038芯片的控制来实现的.正弦波输出频率范围为1kHz～10MHz;具有频率设置功能,且频率步进为100Hz;输出信号频率稳定度优于10-4;输出电压幅度在50Ω负载电阻上的电压峰-峰值Vopp≥1V;用示波器观察时无明显失真.     

基于FPGA的正弦波PWM信号发生器的设计

采用Altera公司的Cyclone系列FPGA为数字平台,利用Quartus II6.0已有的模块在FPGA中设计出了PWM信号发生器,整个系统可以实现频率、幅度均可调的信号输出。在产生某一频率信号时,让采样脉冲的周期保持不变,在每一个采样周期内改变一次占空比,改变的规律按正弦表变化;在产生高低不同频率的信号时,为了降低对滤波电路的复杂度,采用插空法使得输出的PWM波频率恒定。经过验证,设计系统的输出信号具有以下特点:稳定性和平滑性均较好,相比传统的信号产生方式,具有较高的频率分辨率,且易于实现频率幅度的数控调制,输出信号频率在1 Hz～1 MHz可调。     

基于DDS技术的FM信号发生器的设计及其FPGA实现

以FPGA为主要硬件,采用直接数字频率合成技术结合嵌入式锁相环,开发出了一种具有数字调制功能的FM信号发生器,并在自行研制的ALTERA Cyclone实验板上得到实现.经调试,该信号发生器的频率分辨率为0.596 HZ,最高输出载波频率达到10 MHz,同时具有输出相位连续,抗干扰能力强等优点.     

基于FPGA的DDS信号源设计与实现

利用DDS和FPGA技术设计一种信号发生器.介绍了该信号发生器的工作原理、设计思路及实现方法.在FPGA器件上实现了基于DDS技术的信号源,并可通过键盘控制其输出波形的各种参数,频率可控范围为100 Hz～10 MHz,频率调节步进为100 Hz,频率转换时间为25 ns.     

无线调制技术在矿井空直巷道中的性能分析及比较

为建立高效的矿井无线通信系统,本文在研究了矿井巷道信道的衰落情况后,建立了矿井空直巷道信道下窄带和宽带信号误码率与传输距离之间的关系,研究了矿井空直巷道对通信频率分别为900 MHz1、800 MHz和2.4 GHz的窄带和宽带信号无线传输的影响.通过比较分析,得出这样的结论:与频率分别为900 MHz和1800 MHz的信号相比,2.4 GHz的信号能以较低的数据速率(几十kbit/s)覆盖更长的通信距离;此外,宽带信号大大提高了误码率性能,比窄带信号可多传几十米,更利于井下无线传输.     

基于FPGA和单片机的扫频信号源的设计

针对目前扫频信号源的扫速调整复杂性问题,提出了一种可快速调整步进长度的方法,以Alter公司CycloneⅡFPGA为核心完成DDS直接数字频率合成计,以ATmega128 AVR单片机为控制器调整频率控制字K值,从而改变DDS累加器的相位增量,完成步进单位和输出频率的设置。测试表明,本系统不但能以10nHz(n=0,1,2,3,4,5,6)为步进单位从1Hz~11MHz循环输出,也可设置1Hz~11MHz间任意整数的点频输出,而且大大降低了误差,输出信号波形质量优良,较传统扫频信号源能更好满足不同精度的频率特性测试需求。     

一种用于无源RFID的新型低压低功耗振荡器

采用中芯国际180 nm混合信号工艺,设计了一种新型低压低功耗环形振荡器.基于反馈理论,采用放大器完成从电源电压到环振工作电压的降压稳压转换,实现环振工作电压稳定性优化,同时降低其功耗;环振输出经幅度变换电路,实现高摆幅振荡信号输出;振荡器工作频率电流受控,抑制了电源噪声,降低了电源电压波动对输出频率的影响.结果表明,1 V电源电压下,输出频率2.737 MHz,功耗约0.8μW,1 MHz频点处相位噪声-108.7 dB;0.9～2.1 V电压范围内,输出频率波动小于0.23%,适于无源芯片设计.     

基于DDS的数字信号调制器的设计与实现

介绍一种基于DDS技术的数字调制信号的实现方法.系统采用Altera公司EP2C35系列的FPGA芯片,基波频率在1kHz至70MHz内可调,实现对输入信号进行FM,FSK,AM,ASK,PSK高频调制.电路具有体积小,稳定性好,可调制信号的步进精度高,输出波形失真小等特点.     

直接数字频率合成器镜像频率的应用

直接数字频率合成器作为一种全数字器件,应用起来十分方便,但其输出的频率上限较低,使它在应用上受到了一定的限制.对直接数字频率合成器进行研究分析基础上,扩展其频率输出上限,具有十分重要的意义.介绍了直接数字频率合成器的基本原理,分析了理想情况下它的输出频谱,提出一种利用直接数字频率合成器镜像频率来提高输出频率上限的方法,并通过理论分析及仿真实验来给予验证.实验结果证明,通过加入带通滤波器和放大器可以提取出稳定的镜像频率进而利用.     

基于FPGA的直接数字频率合成器设计

直接数值频率合成(DDS)是把一系列数字量形式的信号通过D/A转换器转换成模拟量形式的信号合成技术,在通信领域,DDS因具有频率转换时间短、分辨率高、输出相位连续、相位噪声小等优点得到良好的应用。本文从工程应用的角度给出了DDS的verilog HDL设计,重点给出了波形选择、幅值、频率、相位及DAC TLC5615驱动输出等几部分的设计。     

基于DDS的新型频率合成器的研究

对DDS基本原理进行了简要介绍,利用信号分析的方法对DDS理想输出进行频谱分析．研究了一种基于DDS用电子开关和倍频器链构成的新型频率合成器设计方案,较以前的研究改善了DDS频率上限与杂散抑制,取得了较好的实验数据并给出了采用该方案的具体实验结果．     

基于BCD码的模10i相位累加器DDS设计

为了简化DDS系统频率控制字的计算处理,提出基于BCD码模10i相位累加器的DDS设计方案.详细介绍了BCD码相位累加器的设计以及应用于DDS系统的相关问题.由于BCD码逐位计算需使用同步多时钟系统,其工作速度较慢,所以它适合应用于频率范围在数MHz以下的DDS信号发生器的单片式设计.     

基于DDS和PLL技术实现的L波段高码速率(16Mb/s)MSK调制源

本文介绍了一种实现MSK调制信号的方法。该方法结合了DDS和PLL技术的特点,采用二次混频方案,实现了码速率达16Mb/s的L波段(1030MHz和1090MHz)MSK调制信号源。文中对调制后的信号质量进行了测试,并通过测试结果对DDS系统时钟与FPGA系统时钟同步的重要性进行了说明。测试结果表明该信号源的EVM RMS值最大为6.7%(在1030MHz时测得),最小仅为2.3%(在1090MHz时测得),并且当DDS系统时钟与FPGA系统时钟同步时,其调制信号的信号质量要大大优于两者不同步时的信号质量。     

FPGA在频率合成器中的应用

采用现场可编程门阵列(FPGA)基于小数分频器的原理，实现直接数字式频率合成器(DDS)。给出频率合成器的结构和实现方法，推导出输出频率与基准频率之间具有线性函数的关系。这种频率合成器具有高的频率稳定度、准确度和分辨力，通过单片机可以设置和显示所需的输出频率，使用非常方便。     

雷达目标模拟系统频率源研制

设计了一种基于直接数字频率合成器（direct digital frequency,DDS）与现场可编程门阵列（field programmable gate array,FPGA）的雷达目标模拟系统频率源方案。采用自顶向下的设计方法开发系统控制代码。对DDS控制字计算公式转换,有效地解决了浮点乘法运算等效成高精度的定点运算。实现了分辨率为10 kHz,500 MHz带宽的全频段捷变,脉内线性调频信号带宽按照25 Hz步长和调频时间按照10 ns步长大范围控制的X波段频率源,频率捷变时间达到900 ns,并给出了具体实验结果。     

一种低杂散可快速扩频的频率合成器的设计与实现

将DDS和PLL技术在频率合成方面的优缺点相结合,设计实现了低杂散、快变频、可数字扩频的频率合成器,其测试结果及频谱图均优于传统的PLL频率合成器或单纯的DDS频率合成器.