一种双环锁相频率合成器的研究

频率合成器对现代雷达性能有着重要的影响,文章介绍了一种S波段数字锁相频率合成器的实现,该合成器采用了主辅环双环锁相设计,降低了环路等效分频系数,有效解决了合成器相位噪声、频谱纯度、宽频带和微型化等综合性问题,成本低廉,综合性能优良;文章对主、辅环路相位噪声进行了分析、计算;最后给出了研究结果.该合成器已应用于现代多普勒雷达系统.     

多环锁相频率合成器的设计

本文设计了一种多环锁相频率合成器。多环锁相环路有直接数字频率合成（DDs）环路和锁相频率合成环路（PLL）组成。充分利用两个不同环路的优点．既保证了高的输出频率,又得到了较高的频率分辨率。     

基于MB1511和单片机技术的锁相频率合成器

以单片串行锁相环频率合成电路MB1511和单片机为核心,从硬件和软件两方面阐述应用MB1511设计频率合成器的方法.     

锁相式雷达频率合成器的相位噪声分析

本文详细分析混频锁相式雷达频率合成器的各组成部分的相位噪声情况,从中得出了各环节的相位噪声对输出相位噪声的影响,并给出了系统输出的总相位噪声表达式。     

UHF波段PLL频率合成器的设计

介绍了锁相环频率合成技术的基本原理、特点及应用,并给出了一个以TDD1742T为核心芯片的UHF波段（900MHz）PLL频率合成器的设计方案.     

分数环频率合成器中的相位补偿原理

本文在介绍分数环工作原理的基础上,分析了分数环中的相位补偿原理,提出了实现方法。     

基于Simulink的小数-N分频锁相频率合成器设计与仿真

提出了整数锁相频率合成器中存在的问题,结合实例介绍了小数-N分频的基本原理和对应的锁相频率合成器的有效实现方法.通过应用Simulink设计了电路模型,并进行仿真实验. 结果表明了这种实现方法的可行性和有效性.     

数字式双模锁相频率合成器的设计

介绍了一种数字式双模锁相环频率合成器的设计方法。该方法采用大规模集成锁相频率合成器芯片145152-2,高速双模分频器芯片MC12022,集成压控振荡器MC1648,集成运放OP07构成锁相式频率合成器电路,该电路具有结构简单,成本低,频率分辨率较高,频率范围宽,输出信号频谱纯净,可智能控制的特点。     

数字锁相频率合成器在移动通信中的应用

对数字锁相频率合成器的组成进行了介绍，对脉冲吞除技术进行了详尽的分析和阐述。在此基础上，对基于脉冲吞除技术的数字锁相频率合成器的组成以及吞脉冲程序分频器的工作原理作了详细的分析，着重介绍了数字锁相频率合成器在移动通信和跳频通信中的应用。     

小频率步距程控锁相信号源

研制一种电流变高压电源的标准参考信号。方法用一种具有两个可编程分频器的锁相频率合成电路和０９８单片机,按照特定的频率合成算法实现分频参数的计算与系统控制,     

改善频率合成器频谱纯度的方法

锁相式频率合成器采用取样式或开关式鉴相器，会有重复频率的脉冲漏泄，导致寄生频的产生，频率合成器频谱纯度下降，本方法是将环路滤波器加以改进，并在文中进行讨论，实验证明，该措施对提高边频抑制能力，改善频谱纯度十分有效。     

一种便携式信号源的频率合成器设计

本文通过在简单的电路结构与高质量合成信号之间的矛盾中寻找平衡,设计出基于YIG振荡器的单环锁相环结构,提出一种适合便携式信号源的频率合成器。     

一种快速响应锁相环的设计

本文提出了一种快速响应锁相环的设计,采用电压/周期转换器作为控制部件,可以在参考脉冲的两个周期内使环路达到锁定,并解决了PLL低频稳定问题.实验验证了方案的正确性.     

2.4 GHz频率合成器可编程分频器设计与实现

介绍了一种应用于802．11b的频率合成器中的可编程分频器．采用级联的异步2分频电路配合相位开关技术,消除了在2．4GHz的高频下分频比改变时产生的毛刺．通过检查初始相位特征信号,解决了由相位开关技术产生的初始相位不确定性问题．仿真结果表明,电路具有很好的稳定性,解决了频率合成器的速度瓶颈;把预分频器调节到合适的直流电平上,可以降低整个电路的功耗．另外,这种除法器有较大的分频比范围,能够应用于不同的设计。     

Ku波段低相噪锁相频踪源的设计

通过对锁相频踪源的工作原理、具体电路实现及相关问题的探讨,提出了Ku波段低相噪锁相频踪源的一种设计方案.结合相关软件的计算机仿真,给出了可达到的具体技术指标.该设计可以广泛用于微波通信、卫星通信及雷达和其它相关领域.     

利用System View对锁相环频率合成器的仿真

介绍了动态系统分析设计软件System View的主要功能和特点,阐述了该软件应用于锁相频率合成器的仿真过程及仿真。结果表明,该软件对锁相环频率合成器能进行有效仿真,为设计者提供了一个很好的设计平台。     

MB1504集成锁相频率合成器

介绍了一种片内带有520MHz高速双模前置分频器的集成锁相频率合成器芯片MB1504系列的应用方法和构成频率合成器的设计原理，以及如何实现满足要求的低相位噪声、低功耗、高可靠性的频率综合器．     

适用于多边带频分复用超宽带系统的CMOS频率综合器

采用整数分频锁相环、单边带混频器、多相位滤波器、频率选择器设计了适用于多边带频分复用超宽带系统的频率综合器.该频率综合器可以产生3.432,3.96,4.488 GHz 3个频率信号,仿真结果表明该电路提供大于35.29 dB,边带杂散抑制性能,频率信号之间的切换时间小于1.35 ns,相位噪声积分为2.62°,满足了超宽带通信系统收发机对于本地时钟性能的要求.频率综合器采用0.18μm RF CMOS工艺设计,在1.8 V电源电压下,总功耗为66.6 mW.     

锁相环频率合成器

阐述了锁相环的电路结构和工作原理,并给出一种由集成锁相环CC4046构成的频率合成器设计方案．