一类处理机具有准备时间的恒速机排序问题

讨论任务的加工是不可中断,处理机是恒速机且处理机具有准备时间的排序问题,目标函数是极小化最大完工时间.对于2台处理机的情况,已经有了一个与处理机加工速度有关的排序的界.研究了对于m(m≥2)台处理机的一种特殊情况,给出了一个与处理机加工速度有关的算法的界.     

分层立方网络的 t／t-诊断度和诊断算法

故障诊断度在衡量一个多处理机系统的可靠性上起着极其重要的作用。悲观诊断策略（也称作t/t-诊断策略）在允许最多一个处理机误诊的情况下,能极大地提高多处理机系统的自我诊断度。本文主要证明了在 PMC诊断模型下,分层立方网络HCNn 是（2n）/（2n）-可诊断的,同时,也给出了时间复杂度比原有的诊断算法较优的t/t-诊断算法。     

分布式实时系统的组资格成员算法

从满足分布实时系统容错要求的角度出发 ,基于 TDM广播网 ,提出了分布式实时系统中的一个处理机组资格成员算法 ;只要系统中故障处理机数目不超过半数 ,该算法就能在其发生周期之后最多不到 2个周期的时间内检测出系统中的处理机故障 ,并维持一个正确的处理机状态视图 ;对算法的正确性给予了证明 .     

并行查询中的处理机分派算法研究

讨论了并行查询中丛生树的自顶向下和自底向上两类处理机分派算法和优点及其不足之处，在此基础上提出了一个新的处理机分派的调度算法，本算法可达到近似最优调度效果。     

交换立方网络的条件诊断度

多处理机的故障诊断就是通过测试识别系统中故障处理机的过程,识别以及更换这些故障处理机对于维持系统的高可靠性是至关重要的.首先讨论了交换立方EH(s,t)容错性的一些精确而有用的界,进而得到EH(s,t)(t≥s≥3)在比较诊断模型下的条件诊断度.     

并行查询中的处理机分派算法研究

讨论了并行查询中丛生树的自顶向下和自底向上两类处理机分派算法的优点及其不足之处，在此基础上提出了一个新的处理机分派的调度算法，本算法可达到近似最优调度效果．     

I/ASeries DCS系统在化纤中试线浸渍工艺控制上应用

I/A series系统硬件包括应用处理机AP、操作站处理机WP、应用操作站处理机AW通讯处理机COMP、控制处理机CP、现场总线组件FBM。本文介绍了FOXBORO公司I/ASeries控制系统的整体设计方案、硬件配置结构和软件设计方法及系统的特点。     

处理机调度算法的研究

处理机是计算机系统中的最重要资源,如何提高处理机的利用率是软件开发人员面临的主要问题。处理机利用率是受多方面因素影响的,其中处理机调度方式是主要因素。本文主要介绍各种常见的处理机调度算法,通过实例总结这些算法的原理及适用范围。     

二维网格计算机上容错的虫孔组播路由算法

提出了一个决定型的和一个自适应型的二维网格上容错的虫孔组播路由算法，所提出的算法用于路径的组播路由模型，而不是在网络中找出哈密尔顿路径和欧拉路径，所提出算法的无死锁性依赖于目标地址集的顺序和故障处理机周围的路由路径的选取，它容许一个故障处理机模型。     

RISC处理机设计方法研究

本文利用Verilog硬件描述语言设计了一个32位RISC处理机，该处理机的指令系统包括13条指令，其中算术逻辑运算类指令8条、存储器访问类指令2条、转移类指令3条。仿真测试的结果表明该处理器的功能是正确的。     

基于网络处理器的防火墙实现方案的研究

网络处理器是新一代具有很高的处理速度和灵活的可编程特性的处理器,在介绍网络处理器的基础上,给出了用网络处理器实现防火墙的方案.     

微小型自适应光学波前信号处理系统设计

针对微小型自适应光学系统中波前信号处理机处理数据量大,处理速度快的特点,设计了以两片DSP为核心处理器,以CPLD完成时序控制功能的波前信号处理机．讨论了该信号处理机的原理、特点和实现．结果表明,通过周密的逻辑设计,该处理机能保持高速的并行处理．能够保证自适应光学系统的带宽和稳定性要求．     

电力系统广域并行处理机

从统一、系统和全局的观点出发,提出电力系统广域并行处理机的概念,研究利用广域并行计算和分布处理技术解决电力系统监控中的问题．针对电力系统的特点,建立了电力系统广域并行处理机的一般模型,进而对其运行机制和关键技术作了描述,并给出了一个应用实例     

ASIP Approach for Multimedia Applications Based on a Scalable VLIW DSP Architecture

The rapid development of multimedia techniques has increased the demands on multimedia processors.This paper presents a new design method to quickly design high performance processors for new multimedia applications.In this approach,a configurable processor based on the very long instruction-set word architecture is used as the basic core for designers to easily configure new processor cores for multimedia algorithm.Specific instructions designed for multimedia applications efficiently improve the performance of the target processor.Functions not implemented in the digital signal processor (DSP) core can be easily integrated into the target processor as user-defined hardware to increase the performance.Several examples are given based on the architecture.The results show that the processor performance is enhanced approximately 4 times on the H.263 codec and that the processor outperforms both DSPs and single instruction multiple data (SIMD) multimedia extension architectures by up to 8 times when computing the 2-D-IDCT.     

IXP1200网络处理器在高速数据通道中的应用

“基于网络处理器的全息存储高速数据通道”在研项目使用Intel网络处理器IXP1200作为数据传输引擎来建构大容量存储系统的数据通道．介绍了IXP1200的结构功能特点,提出以IXP1200为核心的通道模型,描述IXP1200在通道体系结构中的位置和作用,并说明了基本设计方案和针对IXP1200的开发思路。     

FFT处理器的高密度可编逻辑器件实现

为了提高快速离散傅立叶变换（FFT）的处理速度,研究了一种宜于高密度可编逻辑器件（CLPD）实现FFT处理器的硬件结构,并利用CPLDFLEX10K设计和实现了128点FFT单片处理器,系统的仿真表明,该处理器运算结果正确,在系统时钟频率为20MHz时,128点复数FFT处理器的计算时间小于230us。研究表明：CPLD与FFT的结合将提高FFT的处理速度,从而使FFT的应用更加广泛。     

处理机调度算法的探讨

处理机是计算机系统中的最重要资源。处理机的利用率是受多方面因素影响的,其中处理机调度方式是主要因素。本文主要介绍了几种常见的处理机调度算法以及选择调度算法的若干准则。     

五级流水线 RISC-V 处理器软硬件协同仿真验证

针对国内 RISC-V(Reduced Instruction Set Computer-Five)处理器领域的空白以及对处理器性能的优化问 题, 将开源 3 级流水线 RISC-V 处理器 VScale 扩展为 5 级流水线处理器。 在对比 3 级流水线和 5 级流水线的差 异的基础上, 为 5 级流水线设计了冒险检测以及旁路单元, 解决了 5 级流水线的数据相关问题, 并为该处理器 编写外设(LCD1602、 UART)控制器, 最终在 FPGA(Field-Programmable Gate Array)开发板上实现了软硬件协同 仿真。 仿真结果表明, 扩展后的处理器运行正常, 且速度比扩展前的处理器快约 30%。     

一种鲁棒型阵列处理器设计中的坐标变换

本文简介一种基于均方偏差最小、而设计的时域接收元件空间阵列宽带信号处理器。讨论坐标变换对阵列处理器平直频率响应的影响。在阵列参考坐标变换时，幅值响应不变而伴有相移。     

基于LON网络Host-based节点的CIMS系统的应用

首先简要介绍了 CIMS系统的体系结构和 L on Works的技术特点 ,以及在 CIMS系统中采用 L on Works技术所具有的优势。对基于 L on Works的 Host- based节点与 Neuron Chip- hosted节点进行了比较 ,并给出实例展示了该系统由单片机80 C196KB为主处理器 Neuron,芯片 MC14312 0为从处理器 ;两处理器协同工作 ,主处理器采样控制 ,从处理器负责通信。以Host- based节点为基础的 CIMS系统。