数字多路选择器单级及二级逻辑网络的最优化设计Ⅰ

基于一个逻辑函数的数字多路选择器实现，实际上是将该函数的真顶点按该网络的控制变量的取值进行分类的观点，利用布尔代数运算，讨论了数字多路选择器模块M（p）的可实现性，给出了数字多路选择器单级逻辑网络的最优化设计方法．给出的设计实例说明了这种方法是有效而可行的．     

数字多路选择器单级及二级逻辑网络的最优化设计Ⅱ

基于逻辑函数按变量展开式的分析,利用布尔代数运算,讨论了数字多路选择器二级逻辑网络的最优化设计的理论和方法.给出的设计实例说明了这些方法是有效而可行的.     

使用多路选择器进行逻辑设计的新方法

本文介绍了使用多路选择器进行逻辑设计的一般方法［１］，提出了借助于卡诺图和直接利用逻辑表达式进行逻辑设计的新方法。     

利用多路选择器网络实现任意逻辑函数的若干方法Ⅰ

多路选择器是一种中规模集成逻辑器件．利用多路选择器网络可以实现任意逻辑函数．利用多路选择器实现逻辑函数的化简方法与利用逻辑门实现逻辑函数的化简方法是不同的．本文介绍了利用多路选择器网络实现任意逻辑函数的若干方法，这些方法在利用中规模数字集成电路进行数字电路与系统设计有一定的应用参考价值．     

卡诺图在多路选择器实现逻辑函数中的应用

阐述了多路选择器实现组合逻辑函数时采用卡诺图对照的方法和步骤,并举例说明应用.     

一种共享打印机多路选择器的设计

针对多台计算机公用一台打印机时存在的不足,设计了一种共享打印机多路选择器,它能程控切换打印机接口线与各计算机并口输出线间的连接,具有优先选择打印、设计简便、成本低等优点．     

光子晶体多路选择器的设计和仿真

以时域有限差分法(FDTD法)和介质波导定向耦合理论为基础,模拟了光在光子晶体耦合器中的传输情况:当耦合器长度为拍长的整数倍时,光经过耦合沿输入波导输出;当耦合器长度为半拍长的奇数倍时,光经过耦合后从另一波导输出.我们设计了一个四端口的光子晶体多路选择器,实现了将3种不同波长的光进行分离.同时还提出了通过光子晶体耦合器的耦合长度来计算光波传输的群速度的方法.     

面向FPGA的低功耗多路选择器设计方法

针对现场可编程门阵列(FPGA)因集成度与速度提高引起的功耗问题,提出一种适合于FPGA的低功耗多路选择器设计方法。该方法基于FPGA中被使用的多路选择器内存在大量闲置晶体管这一现象,采用反向衬底偏置技术对被使用多路选择器中闲置晶体管的泄漏电流进行优化。仿真结果表明:与传统结构多路选择器相比,在保证其他性能的前提下,采用该方法设计的多路选择器泄漏功耗可降低约28.97%。此外,该方法也可应用于FPGA中未被使用多路选择器泄漏电流的优化,可以进一步大幅度降低FPGA的静态功耗。     

基于数据选择器输出函数关系的逻辑电路设计

为完善用数据选择器进行组合逻辑电路设计的方法, 分析了数据选择器输出函数的与或形式逻辑表达式, 发现利用输出原函数、输出反函数互为反函数的关系, 对于某些逻辑问题的设计可使数据选择器的数据输入端有变量接入时都为原变量, 而不需要附加非门对反变量进行取非运算, 简化了电路结构。     

含有多路选择器路径的时钟树综合

本文介绍了时钟树综合的概念及指标,分析了电力网载波通信芯片的时钟结构,针对其含有多路选择器路径的时钟结构提出了时钟树综合的方案,极大的优化的了时钟树综合的结果,为后续的时序收敛打下了良好的基础。     

论逻辑设计的逻辑思维方法

介绍了逻辑设计的四种逻辑思维方法：正向逻辑思维方法、逆向逻辑思维方法、双向逻辑思维方法和整体局部逻辑思维方法，并举例予以说明．     

门和功能级混合的逻辑模拟系统GFLS1

ＧＦＬＳ１是门和功能级混合的逻辑模拟系统，它允许门或功能块作为被模拟电路的基本单元。ＧＦＬＳ１的主要特点是：提供了一个便于使用的描述语言；使用表驱动和选择追踪算法；既可对已有的逻辑电路作正确性检查，负载检查和各种条件检查，也可支持自上而下的逻辑设计。     

应用 DT触发器的时序逻辑电路的设计方法

DT触发器是一种新型的全功能触发器，可以较方便地变换为D触发器和T触发器．导出了DT触发器的激励表，提出了应用DT触发器的时序逻辑电路的设计方法，并给出了设计实例．从给出的设计实例可以看出，这种设计方法是有效且简便的．     

两种逻辑函数的优化设计方法

用MSI实现组合逻辑函数 ,并将其设计方法融入多值逻辑系统的设计当中 ,使设计过程简化     

用高密度可编程逻辑器件实现参数化FIR滤波器

从提高FIR滤波器的处理速度出发，在传统结构的基础上导出减少乘、加次数的优化结构，并利用FLEX器件系列中的查找表LUT结构构成向量乘、加运算，提高滤波器的工作速度并节省器件资源。最后，利用Altera公司的MAX PLUSII软件进行了并、串FIR滤波器的逻辑设计，达到了硬件实现参数化FIR滤波器的目的。     

数字计时器的逻辑设计

作者曾提出过电子数学计时器的一种逻辑设计方案。本文是对前述设计方案的改进与完善,使其在方法上更有系统,在电路上更为简单。