静电放电对2SC3356造成的潜在性失效的实验模拟

研究了低电压的静电放电(ESD)对微电子器件造成的潜在性失效.采用人体模型(HBM)对微波低噪声晶体管2SC3356施加了一系列低电压的ESD应力,结果表明:低于损伤阈值的ESD应力可以使微电子器件产生潜在性损伤,从而影响器件的使用寿命.     

静电放电电磁脉冲对微电子器件的双重作用

研究了低电压的静电放电(ESD)对微电子器件造成的潜在性失效,采用人体模型(HBM)对微波低噪声晶体管2SC3356施加不同电压的ESD应力.结果表明:高电压的ESD注入对2SC3356器件造成的损伤主要是不可恢复的损伤,而低电压的ESD注入对2SC3356器件造成的损伤是可恢复的损伤;ESD的注入对器件有双重作用:一方面ESD在器件中可引入潜在性损伤,另一方面ESD对器件有加固作用,并且注入ESD电压越高,这些作用越明显.     

静电放电次数与半导体器件潜在性失效的关系

为研究硅双极晶体管中由ESD注入引起的潜在性失效与放电次数间的关系,对微波低噪声小功率硅双极器件进行了同一电压不同次数的人体模型ESD注入实验.注入电压为1.50 kV.注入管脚为器件对ESD最敏感的端对.器件分组注入不同次数的ESD后,将注入和未注入过ESD的器件同时进行加速寿命实验.通过比较各组器件损伤率的大小来反映器件使用寿命的变化.经统计分析与计算发现:开始时,随放电次数的增加,器件出现潜在性失效的概率增大,当概率达到一定极限值后,又会随放电次数的增大而减小,说明ESD的注入不仅可能在部分硅器件内部造成潜在性失效,也可能提高另外一部分器件的可靠性.     

ESD对微波半导体器件损伤的物理机理分析

为了得到电磁脉冲对微波半导体器件的损伤规律,进而研究器件的静电放电损伤机理,首先对半导体器件静电放电的失效模式即明显失效和潜在性失效进行了介绍;其次分析了器件ESD损伤模型;最后通过对器件烧毁的物理机理进行分析,得到器件在静电放电应力下内在损伤原因。在ESD电磁脉冲作用下,器件会产生击穿效应,使内部电流密度、电场强度增大,导致温度升高,最终造成微波半导体器件的烧毁。     

MOS器件静电放电潜在性失效概述

各类微电子器件在向着微型化与集成化方向发展的同时,随之而来的便是其抗静电放电能力的下降。然而,静电放电不仅能够在微电子器件内部造成明显失效,而且能够在其内部造成潜在性失效。潜在性失效,是目前最具争议的一种失效模式,也最具威胁性。国内外研究人员在此方面积极开展了多项研究并取得了较大的进展,他们的研究结果表明:在MOS器件中确实存在静电放电潜在性失效问题。同时,在他们的研究中对MOS器件静电放电潜在性失效的损伤机理、检测方法等进行了相应研究。     

CMOS电路的静电放电失效分析

静电放电(ESD)对半导体器件的损伤是影响电子产品可靠性的重要因素。在ESD引起的损伤中,有90％的概率会造成器件在使用现场的早期失效,因此ESD会严重影响器件的可靠性。我们用人体模型电路测量了部份CMOS电路的ESDS,对ESD失效器绊作了分析;根据被测器件的ESDS的统计分布规律,计算了CMOS器件的静电放电失效概率。     

CMOS电路的静电放电失效分析

静电放电(ESD)对半导体器件的损伤是影响电子产品可靠性的重要因素.在ESD引起的损伤中,有90%的概率会造成器件在使用现场的早期失效,因此ESD会严重影响器件的可靠性. 我们用人体模型电路测量了部份CMOS电路的ESDS,对ESD失效器件作了分析;根据被测器件的ESDS的统计分布规律,计算了CMOS器件的静电放电失效概率. 测试方法按美军标Mil-Std-883C标准规定的要求研制了人体模型ESDS测试仪,其放电波形上升沿时间常数为14ns,下降沿为300ns.在每一电压水平上均对器件各进行五次正负放电,相邻两次放电的时间间隔为5秒.     

功率器件芯片封装和静电放电失效分析

针对一般失效机理的分析可提高功率半导体器件的可靠性.利用多种微分析手段,分析和小结了功率器件芯片的封装失效机理.重点分析了静电放电(electrostatic discharge,ESD)导致的功率器件失效,引入了ESD电热理论模型.实验证明,该模型能快速准确地分析金属引线的抗ESD强度.     

中美两国ESD失效分析研究现状及比较

随着微电子技术的迅猛发展和半导体器件尺寸的大幅度缩小,ESD失效分析已经成为微电子器件可靠性领域中的研究热点之一.概述了作为西方发达国家的典型代表美国由于ESD所造成的危害十分严重,因此美国学者对微电子器件的ESD失效分析进行了广泛研究.介绍了美国在该领域所取得的研究成果及进展状况并与我国学者所做的研究作了比较.美国在这领域所取得的新成果、新技术、研究所采用的新方法等等对我国的科学工作者是很有借鉴意义的.     

级联型氮化镓HEMT器件UIS可靠性机理

对级联型氮化镓高电子迁移率晶体管(GaN HEMT)在非钳位感性负载开关(US)应力下的可靠性机理进行研究.通过实验分析和软件仿真验证,揭示级联型氮化镓功率器件在单脉冲UIS应力下的耐受机理、失效机理以及在多脉冲UIS应力下的电参数退化机理.在常开型氮化镓晶体管从开态转换到关态的过程中,器件源漏两端的电压增大.通过自配置级联的方式,观察器件内部节点的电压情况,从而分析其失效过程.实验结果表明器件的失效位置出现在低压硅基器件上,利用仿真软件分析得出逆压电效应引起关态漏电的增大,最终导致器件失效.此外,结合测试结果与仿真分析,发现重复UIS应力会引起电子陷阱的产生与积累,从而导致相关电参数的退化.     

静电放电对高频小功率硅晶体管的双重作用

为了深入研究静电放电对双极晶体管的作用效应是否发生改变,对目前广泛使用的高频小功率硅双极晶体管的静电放电失效进行了实验分析.采用相应的静电放电模拟器,进行不同电压的静电放电注入实验再配合加速寿命实验,一方面验证了低于失效阈值的静电放电注入可能在该类晶体管内部造成潜在性失效,另一方面发现静电放电的注入也可能类似退火,对部分该类晶体管起到了训练加固的作用.     

静电放电火花点燃危险性分级方法研究

本文研究静电放电(ESD)火花的点燃危险性特征.根据静电放电火花的能量大小、放电火花空间分布范围和放电火花持续时间,研究静电放电火花实际点燃可燃物的可能性,总结了6种典型静电放电火花的实际点燃能力.根据数据序列理论,分析了静电放电火花点火源序列和可燃物危险性序列之间存在的关联性,对静电放电火花的实际点燃危险性进行定量评价,将工业生产条件下的静电放电火花点燃危险性分为4级,并对聚烯烃粉体生产工艺过程中典型和频发性的静电放电火花的点燃危险性进行了定量评价.     

静电放电火花点燃特性与危险性分级方法

由分析静电放电火花羔火过程的物理特征和静电放电火花的点燃特性。根据静电放电火花的能量大小、放电火花空间分布范围和放电火花持续时间,研究静电放电火花实际点燃可燃物的可能性大小,给出6种典型静电放电火花的实际点燃能力。根据灰色系统理论,分析静电放电火花点火源序列和可燃物危险性序列之间存在的关联性,对静电放电火花的实际点燃危险性进行定量评价,将工业生产条件下的静电放电火花点燃危险性分为4级。     

静电放电电磁脉冲辐照效应研究

基于传输线理论研究了静电放电电磁脉冲(ESD EMP)对电路的辐照效应机理,并建立了相关的数学模型.参照IEC61000-4-2标准,进行了ESD EMP辐照效应实验,同时实测了耦合板周围电场强度,实验结果表明,当受试设备电路板平行于水平耦合板(HCP)放置时,在电场强度类似的情况下,对水平耦合板(HCP)放电时的感应干扰电压普遍比对垂直耦合板(VCP)放电时高.将实验结果与模型分析比较,结果吻合良好,因此可以用此模型来研究静电放电产生的电磁脉冲场与电子系统的能量耦合问题.本文研究也表明现行的IEC61000-4-2标准存在不足,水平耦合金属板会改变静电放电电磁脉冲辐射场的入射方向,对测试结果影响较大,需要对被测设备(EUT)的摆放位置作进一步的规范.     

IC智能卡失效机理研究

IC智能卡使用过程中出现的密码校验失效、数据丢失、应用区不能读写等一系列失效和可靠性问题,严重影响了其在社会生活各领域的广泛应用．分析研究了IC智能卡芯片碎裂、引线键合断裂、静电放电损伤等失效模式和失效机理,并结合IC卡制造工艺和失效IC卡的分析实例,对引起这些失效的根本原因作了深入探讨,就提升制造成品率、改善可靠性提出应对措施。