共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
3.
本文设计了一款应用于无线体域网的全数字超宽带脉冲发射机.采用开环工作的延时线得到不同的延时信号,再由边沿合成器将多路延时信号合成为具有较高中心频率的短时方波脉冲信号,该短时方波脉冲信号经过输出驱动模块及带通滤波电路整形成为超宽带脉冲信号.芯片采用中芯国际0.13μm RF CMOS实现,面积为1 118μm×873μm.测试结果表明,发射机输出脉冲信号的最大幅度为220mV,信号-10dB带宽可在0.9~1.5GHz之间调节,脉冲信号中心频率在3.2~4.4GHz范围内可配置,当脉冲重复速率为15Mb/s、信号带宽为0.9GHz,输出信号设置为最大幅度时,芯片功耗为0.9mW. 相似文献
4.
本文提出了一种基于过采样量化器和换挡(Gear-Shift)控制机制的新颖的数字延时锁相环(DDLL),可以嵌入于FPGA芯片IO单元的延时管理系统,实现了IO单元数据通路延时的精确校正,分辨率达到78ps,可调节范围达4ns,满足FPGA芯片对高速串行接口协议复杂时序的兼容.DDLL使用独具特色的过采样量化器,仅使用1bit时间数字转换器(TDC)达到了98dB SNR,等效理论分辨率达16位,并引入了全新的Gear-Shift控制机制,对误差信息合理的加权实现快速精确的锁入,结合2阶巴特沃斯衰减的数字环路滤波器,实现全数字环路控制,较传统模拟延时锁相环,节省了芯片面积和功耗,同时对数字电路所产生的衬底噪声具有更好耐受.DDLL采用65nm数字工艺,嵌入复旦大学自主研发的FPGA芯片,经过后仿验证,锁定时间小于50cycles. 相似文献
5.
6.
本文介绍了一种新型的延时保护电路 ,分析了该电路的硬件实现和原理 ,并指出该电路在多媒体教室投影设备中的保护作用 .该电路耗电少 ,体积小 ,可靠、稳定 ,值得推广应用 . 相似文献
7.
延时电路的VHDL设计 总被引:1,自引:0,他引:1
VHDL语言现在已经成功地应用于硬件电路设计的模拟验证和综合优化等方面.本文首先采用了VHDL语言设计电路时采取的自顶向下的设计方法设计了数字电路经常用到的延时电路;而且以具体的延时电路设计分析了设计中所遇到的问题,并给出了解决方案. 相似文献
8.
通过分析数字上变频器系统的工作过程及其主要参数对输出信噪比的影响,合理设计差分电压、预加重电路和高速串行发送器等的布局,有效提高数字上变频电路的性能.实际仿真和硬件测试表明,所设计的数字上变频器可将基带信号直接上变频到907.2 MHz频率上,实现阻带衰减达35 d B,提高了发射端信号的有效性和准确性,可以满足全数字发射机的应用要求. 相似文献
9.
10.
11.
12.
不同于窄带相控阵天线,空间色散和时间色散是大口径宽带相控阵天线需要解决的2个主要问题。文章采用了子阵加数字延时滤波器的整体结构设计,把大口径阵列划分为很多个较小口径的子阵,并采用传统窄带相控阵天线加权方法,完成子阵的波束合成;子阵间的波束合成,则采用数字延时滤波器实现。在介绍了子阵划分方式的基础上,对延时滤波器的时域设计方法进行了阐述和分析。通过延时滤波器仿真,证明了滤波器设计方法的正确性;通过系统方向图仿真,证明了子阵加数字延时滤波器的设计方法,克服了空间色散和时间色散问题。 相似文献
13.
数字集成电路使用的若干问题分析 总被引:2,自引:0,他引:2
对数字电路实验所用到的集成电路的型号,功能检测及正确使用方法等问题进行了讨论,提出了一些具体措施,并就实验中出现的异常情况进行了分析。 相似文献
14.
刘保安 《南京理工大学学报(自然科学版)》1995,19(4):340-342
开关电容电路是采用MOS集成工艺实现的大规模集成电路,与一般模拟电路相比,它具有许多优点,是模拟集成模拟电路的一个十分重要的发展方向。该文根据开关电容电路的电路结构及工作特点,以开关电容积分电路为例,说明了其工作原理及电路分析方法。 相似文献
15.
16.
《信阳师范学院学报(自然科学版)》2016,(2):257-260
为满足大规模So C系统对长复位延时的需求,提出了一种带有掉电检测功能的低功耗新型上电复位(POR)电路.该POR电路采用Charted 0.35μm CMOS工艺,电源电压为3.3 V,稳态工作电流仅为10μA,版图面积为130μm×110μm.仅用一个p F级的片上电容,就可以实现100 ms以上的复位延时,并且使用基准电流源,使得复位延时随温度变化不明显,当温度从-40℃变化到90℃时,复位延时从108.32 ms变到98.95ms,变化小于10%. 相似文献
17.
18.
采用自举技术的不完全绝热电路 总被引:1,自引:0,他引:1
为了大规模集成电路的低能耗应用,提出了一种不完全绝热电路——自举能量回收逻辑电路(bootstrapenergyrecoverylogic,BERL)。该电路采用二相无交叠功率时钟。由于采用自举技术,使负载的冲放电过程不会产生非绝热损失,并且输出开关的导通电阻变小,使绝热损失降低。为了比较BERL电路与静态CMOS电路及PAL-2n绝热电路的能耗,设计了反相器链电路。Hspice软件仿真结果表明,BERL电路的工作频率可以超过400MHz。在10~100MHz下,BERL能耗只有静态CMOS电路的25%~33%。相对于PAL-2n电路,BERL也有较低的能耗。在200MHz下,BERL能耗只有PAL-2n的50%。负载越重,BERL电路的低能耗优势越明显。 相似文献
19.
<正>CMOS数字集成电路品种繁多,包括了各种门电路、编译码器、触发器、计数器和存贮器等上百种器件。1.常用特性(1)工作电源电压。常用的CMOS集成电路工作电压范围为3~18V(也有7~15V的,如国产的C000系列),因此使用该种器件时,电源电压灵活方便,甚至未加稳压的电源也可使用。(2)供电引脚。(3)输入阻抗高。CMOS电路的输入端均有保护二极管和串联电阻构成的保护电路,在正常工作范围内,保护二极管均处于反向偏置状态,直流输入 相似文献