计算机教材中关于CPU总线周期时序描述的原理性错误

指出了全国计算机专业“微机原理、接口电路和汇编语言程序设计”教材中关于CPU总线周期时序描述的错误，并给出了正确的时序图．     

斩波驱动电路的三角波形参数

脉冲宽度调制（ＰＷＭ）信号产生电路是步进电机斩波驱动电路的重要组成部分，其中的三角波产生电路是关系到斩波驱动电路能否正常斩波的关键．为确保电路正常工作，三角波的波形参数必须满足一定条件．１ＰＷＭ信号的产生图１（ａ）为斩波驱动电路的原理图，虚线框内是Ｐ...     

高阶混合型中立差分方程解的振动性

研究奇数阶混合类型的中立型差分方程：△ｍ（ｘｎ＋ｃｘｎ－ｈ＋ｃ＊ｘｎ－ｈ＊）＝ｑｘｎ－ｇ＋ｐｘｎ＋ｇ．得到关于解振动的一系列新的判别准则．例如：若ｍ＜ｇ＊，ｐ＞［（ｇ＊－ｍ）ｇ＊－ｍ／ｇ＊ｇ＊　＋ｃ（ｈ＋ｇ＊－ｍ）ｈ＋ｇ＊－ｍ／（ｈ＋ｇ＊ｈ＋ｇ＊）］ｍｍ且要么ｈ＊＞ｇ＊．ｐ＋ｑ＞ｃ＊　ｍｍ·＊ｈ＊－ｇ＊）ｈ＊－ｇ＊／（ｈ＊－ｇ＊＋ｍ）ｈ＊－ｇ＊＋ｍ＊，要么ｇ＞ｃ＊（ｈ＊＋ｇ）ｈ＊＋ｇｍｍ／（ｈ＊＋ｇ＋ｍ）ｈ＊＋ｇ＋ｍ　则此方程是振动的，等等．     

基于8031的通用控制器输入输出电路设计

该通用控制器由单片机8031、接口芯片8279、8155、ADC0809、DAC0832等构成。在输入／输出电路中,配以高性能模拟量放大电路AD623、V／I转换电路AD694及数字量驱动、隔离电路,较之采用多级放大器、隔离变压器等电路,控制器的工作更加稳定、可靠,使用更加灵活、方便。     

平面连通图为哈密顿图的一个充要条件

本文利用对偶的概念，给出了平面连通图为哈密顿图的一个充要条件。 定理 平面连通图G（V≥3）为哈密顿图的充要条件是存在G的对偶图G＊＝（V＊，X＊）满足： （１） Ｖ＊ ＝Ｖ１＊：Ｖ２８，Ｖ１＊∩Ｖ２＊＝，Ｖ１＊≠，V２＊≠ （２）Ｖ１＊和Ｖ２＊的诱导子图＜Ｖ１＊＞和（Ｖ２＊）均是树。     

基于IP核的TS201和CPCI总线接口设计

本文给出了一种基于IP核的CPCI总线接口设计,利用FPGA内嵌的IP核和TS201主机接口,通过时序控制和数据缓冲实现了主机和TS201的通信,详细说明了信号转换关系,并且给出了实际工作时序图。     

住院病人报警系统

住院病人报警系统梁家定（华南理工大学科技开发公司）图１为发端电路报警电压信号使继电器Ｊ吸合，接通发端电源，使发端电路工作．图１中ＩＣ１是双音多频（ＤＴＭＦ）发生器，在本电路中用它产生代表病床号的双音频．双音频由一个低音频和一个高音频所组成，低音频的范...     

基于FPGA的高速并行A/D采样控制电路的设计

给出了一种基于FPGA的高速并行A／D采样控制电路的设计方法．该电路能与各种单片机系统进行友好连接，能够实现高速A／D采集转换和转换后的数据存取．文中以ADC0809为例，详细介绍了含有FIFO存储器的MD采样控制电路的设计方法，并给出了A／D采样控制电路的VHDL源程序和整个采样存储的顶层电路原理图。     

基于DSP的核探测信号波形采集卡的研制

作者针对在传统的核数据测量与处理系统（如多道分析器）仅对信号幅度进行测量和处理中,有可能丢失一些重要信息（如上升时间、脉冲形状等）的情况．对核探测器输出信号进行波形采集、分析和处理,采用高速AD芯片,研制成功了一种基于DSP具有PCI接口的核探测信号波形采集卡．并讨论了电路逻辑和时序,得到了比较满意的结果．     

改善辐照加固设计流水线型模数转换器性能的抖动电路技术

提出了一种能够改善高精度辐照加固设计流水线型模数转换器（ADC）动态性能指标的减式抖动电路技术.其中,基于深度伪随机数生成器所产生的伪随机数来驱动高精度数模转换器而生成所需的抖动信号,将抖动信号与ADC的输入信号相加输送给ADC进行量化,并将抖动信号从ADC量化输出中减去,以降低ADC的信噪     

四元探测仿真系统中实时信号传输与采集

研究四元探测仿真信号源系统中基于PCI总线的实时信号传输与采集的硬件系统,该硬件系统采用PCI协议接口芯片S5933,系统时序生成采用复杂可编程逻辑器件（CPLD）,设计成PCI卡,可以实时地把模拟的源数据输出,并把相应的信号采集进计算机,对系统的基准时钟采集电路、跟踪信号与基准时钟相位采集电路、跟踪信号幅值采集电路和4咱仿真数据输出电路作了具体分析,给出了S5933的具体配置,该设计最终采集速度测试达到20MB/s,指标达到既定要求。     

关于图G-v,G-e和W_(2n+1)的星色数

讨论了图Ｇ－ｖ与Ｇ－ｅ的星色数的一些基本性质，得到了一些不等式和等式．给出了等式χ＊（Ｇ）＝χ（Ｇ）成立的图Ｇ的一个特征，并进一步证明了χ＊（Ｗ２ｎ＋１）＝χ（Ｗ２ｎ＋１）＝４，从而回答了Ａ．Ｖｉｎｃｅ提出的某些问题．     

Firecracker图的Hosoya指数和Merrifield指数

将路P,的每个顶点点粘接星图K1．m,所得到的图叫做Firecracker图,记为Fn^（m）．本文给出Fn^（m）图的Hosoya指数和Merrifield指数的计算公式,并给出精确解释．     

基于自给时钟的高精度Sigma-Delta ADC设计

为了在电源管理芯片中完成高精度、低功耗的模数转换,提出了1种自给时钟的增量型Sigma-Delta模数转换器(ADC).该ADC由2阶Sigma-Delta调制器结构组成,使用基于过零检测的开关电容积分器代替了基于运算放大器的开关电容积分器,又通过2阶积分器电路的相互触发产生自给时钟,从而无需外部提供时序信号.该ADC使用0.5μm CMOS工艺,在运行500个周期时可以获得的信号噪声失真比(SNDR)为90.06 d B,有效精度为14.66位,转换时间小于330μs,在5 V供电下功耗为0.317 m W.在保持Sigma-Delta ADC较高精度的同时,通过采用基于零点检测的电路减少了所需的外围电路,从而节省了面积.     

高分辨率A/D转换器与8051单片机接口电路设计及应用

本文通过分析AD574性能特点和工作时序，设计了AD574与8051单片机接口电路，并结合实际情况给出程序流程图和相应的汇编源程序。     

r-正则图的边连通度和k-对等性质

既是κ-覆盖又是κ-消去的图称为κ-对等图．给出了边连通度为λ的r-正则图是后．对等图的若干充分条件，得到了如下结论：设r，κ，λ均为正整数，G是边连通度为λ的r-正则图，λ≥2且｜V（G）｜为偶数、若r／λ≤κ≤r-r／λ，则G是κ-对等图．设r为奇数，后为偶数，G边连通度为λ（G）=λ≥2的r-正则图，λ^＊=2[λ／2]＋1．若2≤κ≤r-r／A^＊。则G为κ-对等图．     

基于CPLD的CAN控制器与DSP通信接口设计

介绍定点DSP处理器TMS320F240和CAN控制器SJA1000的特点,分析各自的接口信号及时序.详细给出基于CPLD 的CAN控制器和DSP处理器之间的接口电路的硬件设计方案.提到的设计方法根据CAN控制器的地址和数据线时分复用的时序特点,解决其与DSP的地址线和数据线分离之间所存在的问题.此外,还详细讲述在DSP控制器中使用汇编语言完成SJA1000的初始化、接收和发送CAN总线数据的软件实现.     

两类特殊的图Cm·G的（p，1）-全标号

设G为任意简单图，v∈V（G），把G拷贝m次，然后把拷贝后的m个v连成圈，所得到的新图记为Cm·G（v）．本文给出了两类特殊的图Cm·G的（p，1）-全标号．     

计算机联锁控制系统输入与输出接口的研究

介绍了在计算机联锁系统中，满足信号自动控制要求的输入、输出接口电路的基本工作原理，分析了保证输入、输出接口电路安全性的主要技术措施．     

400Hz中频电源设计

以实际工程项目中要求的中频电源为研究对象，设计了一种基于SPWM技术的中频电源系统方案．系统以单片机和SPWM信号发生芯片为核心，利用频率和电压反馈实现了中频电源设计．分别给出了实现本设计方案的单片机89C51与信号发生器SA8282的接口电路、IGBT的驱动隔离电路、外围扩展芯片、SA8282内部结构和工作原理和软件设计流程图．