基于CPLD虚拟逻辑分析仪设计

逻辑分析仪用于涉及大量信号或复杂触发器要求的数字测量,以往的独立式逻辑分析仪不仅结构复杂,而且价格昂贵。设计了一种基于CPLD的虚拟逻辑分析仪,分析了虚拟逻辑分析仪的硬件电路和软件。以CPLD为主要功能实现平台,以单片机作为与计算机和CPLD之间的通信纽带,以可视化的形式在计算机上显示采集到的数据。采用VHDL语言进行各个功能模块的编程,最后,对程序进行编译和功能仿真,给出仿真结果,验证系统设计的正确性。仿真结果证明该虚拟逻辑分析仪不仅结构简单、成本较低,而且具有通道数量多、捕获速度快、性能稳定等特点。     

逻辑分析仪中数据采集与存储电路的设计

逻辑分析仪是最重要的数据域测试仪器之一,随着数字技术和计算机技术的发展,逻辑分析仪获得了广泛的应用和快速的发展。     

逻辑分析仪检定标准建立中的问题研究

逻辑分析仪是数据域测量常用的测量仪器,发挥着巨大的作用。我们在根据《JJG957-2000逻辑分析仪检定规程》建立逻辑分析仪检定标准装置过程中,发现了许多实际问题并没有在检定规程中做明确规定。本文主要围绕逻辑分析仪检定装置建标过程中发现的问题展开讨论,分析问题原因,总结出解决问题的方法。     

用Multisim软件分析触发器的状态变化过程

介绍了用Multisim仿真软件分析触发器状态变化过程的方法,即用Multisim仿真软件中的字组产生器产生触发器的时钟脉冲、数据输入、异步控制等多路信号,字组产生器的字组内容反映触发器状态变化特点及逻辑功能;用Multisim中逻辑分析仪多踪同步显示触发器的各种输入及状态输出波形,可直观描述触发器的状态变化过程。所述方法的创新点是解决了触发器的工作波形无法用电子实验仪器进行分析验证的问题。     

基于虚拟仿真技术的触发器工作过程分析

针对触发器工作特性的实验验证,提出了在计算机上应用Muhisim仿真软件仿真触发器工作波形的方法,即用Muhisim软件中的字信号发生器产生触发器的时钟脉冲、数据输入、异步控制等输入信号,用Multisim软件中的逻辑分析仪同步显示触发器的各种输入信号及状态输出信号的波形．特点是直观形象地描述了触发器的逻辑功能和状态变化特点、解决了触发器工作波形无法用电子实验仪器进行分析验证的问题．     

用计算机为智能逻辑分析仪增加打印功能

本文提出一种计算机与逻辑分析仪相结合，为逻辑分析仪增加打印功能的方法，文中对计算机从逻辑分析仪接由数据并要印输出逻辑分析仪的状态表和定时图的原理和程序设计作了详尽讨论，给出了主要程序模块和流程图及典型例子的打印输出结果，本文所用的方法对增加某些测度仪器的性能是十分有效的。     

逻辑分析仪中多路数据流的图文融合显示

逻辑分析仪有两种基本的显示方式波形显示和数据列表显示,综合两种显示方式的优点,本文设计了一种更好的显示方式,即多路数据流的图文融合显示,介绍了该显示方式的软件流程及软件相关程序.该显示方式允许在逻辑分析仪最大测试通道数范围内随机选择任意多路,将多路数据流进行数据融合,并以图形和文本两种方式共同显示,使逻辑分析仪对数据分析的手段更加灵活有效.     

利用参数可设置模块库快速实现信号发生器设计

详述了参数可设置模块库及其函数被应用于信号发生器设计的流程,并根据时序仿真及嵌入式逻辑分析仪得到的结果,验证了设计流程的正确性、优越性和必要性.     

逻辑分析仪

逻辑分析仪,作为数字领域的示波器,其应用愈来愈受人们所注目。作者用一般常用集成芯片设计了一种逻辑分析仪,该仪器具有逻辑分析仪的一般功能,而且所用硬件省,对辅助性工作外设如显示器、微处理管理器不作专门设置,而借用一般实验室具有的示波器、单板机。工作原理:首先将被跟踪的数据进行采样暂存,经触发限定识别,符合要求就存入存贮器,存满后就转入显示。根据工作方式及监测的总线,逻辑分析仪分为两类:一类是逻辑状态分析仪。用字符“0”、“1”或助记符显示,它能对系统进行实时状态分析,检查在系统时钟作用下,总线上的信息状态,它必须与系统同步工作。另一类是逻辑定时分析仪。用时序图显示,能观察几个相关的控制信号间的时序关系,这对检查逻辑电路系统的工作情况很方便。它是与系统异步工作的,采样频率应高于被测系统频率。定时仪与状态仪工     

基于FPGA的逻辑分析仪触发电路的设计

EDA技术的广泛应用大大缩短了电子产品的开发周期。在分析逻辑分析仪工作原理的基础上,讨论了其触发电路模块的工作原理及其FPGA的实现方法,并给出了部分电路的程序设计及仿真结果。     

LA—32逻辑分析仪的测试实践

本文对逻辑分析仪与微机开发系统和诊断程序进行比较分析,说明三者各有能最大发挥其效用的应用场合,并简要介绍了LA-32逻辑分析仪的组成及程序流程图。同时着重介绍触发信号的选择、触发条件的设置及作者用LA-32逻辑分析仪进行检测的一些实践。     

数字电路中逻辑分析仪实验系统的设计

介绍了数字电路课程中逻辑分析仪实验系统的开发与设计,讨论了外置式逻辑分析仪的硬件设计和软件设计思路,其中数据采集模块和触发控制电路是设计的重点。学生通过设置逻辑分析仪的时钟、采样方式、存储深度、测试通道和触发方式等参数,就可以捕获需要测试的数字信号。被测信号以图形的形式显示,便于分析。该实验系统采集精度高,操作方便,形象直观。     

利用并行口的EPP模式制做“虚拟”逻辑分析仪

介绍了并行口的EPP模式 ,阐述了如何使用EPP模式制做逻辑分析仪 ,并且给出一个使用虚拟逻辑分析仪分析逻辑电路的实例及实验结果     

神经网络与模糊逻辑在火灾探测报警系统中的应用

为了精确高效地识别、分析、处理火灾,将神经网络、模糊逻辑、分级报警技术综合应用在火灾探测报警系统中,建立了一种神经网络与模糊逻辑相组合的火灾探测分级报警模型。通过编制MATLAB仿真模型,利用归一化处理后的NIST两组实验数据作为仿真试验数据,进行了一系列仿真试验。结果表明:火灾探测分级报警模型不仅能够识别有无火灾,还能进一步识别火灾类型、规模和发展过程。     

虚拟逻辑分析仪硬件设计

本文提出了一种基于VXI总线的虚拟逻辑分析仪硬件设计原理,详细介绍了虚拟逻辑分析仪的基本结构及工作原理,论述了深存储数据采集技术与VXI寄存器基接口的实现原理并给出了其实现方案.按照该方案设计的虚拟逻辑分析仪实现了大数据量采集与快速传输.     

基于USB接口的CCD数据采集系统设计

本文以FPGA作为主控制器,采用FT245RL为USB接口芯片,设计了一款基于USB接口的CCD数据采集系统。在分析USB接口芯片原理的基础上,设计了合理的硬件电路,后详细阐述了ADC、USB芯片的时许逻辑,通过逻辑分析仪验证了接口时许逻辑控制电路的有效性,最后通过USB接口将数据上传至上位机显示,经上位机显示结果表明,此设计能以10帧/秒的速率采集3648个像素点,可为类似需求的USB数据采集系统提供一种可供借鉴的技术参考。     

用FPGA实现数字逻辑分析仪设计

介绍采用FPGA设计数字逻辑分析仪的系统结构、硬件设计方法和计算机测试程序。结果表明，这种数字逻辑分析仪的性能优于普通示波器，其性能、价格比优于逻辑分析仪。     

逻辑分析卡的硬件设计

逻辑分析仪是数字域检测的基本仪器，它在数字电路中的作用相当于时域测量中的示波器，在微机上开发逻辑分析仪系统，可充分利用微机的硬、软件资源，有较高的性能价格化，使用方便，功能易于扩充。文中对逻辑分析仪作了简单介绍，探讨ＢＨ－Ｌ３２逻辑分析卡硬件设计的基本原理，介绍了实际调试该逻辑分析卡过程中的一些问题。     

基于逻辑分析仪的存储器内容剖析

用逻辑分析仪可以准确揭示存储器的内容,进而对存储器中的数据进行正确的分析判断。对存储器的剖析,将有利于仪器的开发和维护,并根据具体的硬件情况,编制更加合理的软件程序。     

简易逻辑分析仪的设计与实现

该文介绍了一种基于AT89S51单片机的简易逻辑分析仪的设计方案、系统功能、软硬件电路的设计方法,并对系统性能进行测试与分析结果表明,该分析仪稳定、清晰的显示了波形。