基于DDS技术的函数发生器设计与实现

通过对DDS技术的研究,设计了一种多功能函数信号发生器.该发生器以DDS集成芯片AD9954为核心,借助单片机的强大数据处理与控制能力,再配以必要的外围器件,实现了高性能与操作灵活的有机结合.为实验室仪器设备的性能提升提供了一个新平台.     

基于FPGA的频率合成器的实现

本文介绍了直接数字频率合成器（DDS）的原理,并通过现场可编程门阵列FPGA以查找表的方式予以实现24位DDS的方案。相对于传统的专用的数字频率合成器芯片,用高性能的FPGA器件设计符合自己需要的数字频率合成电路具有方便的控制方式和快速的置频速率等等诸多优点。     

基于FPGA的正弦信号发生器的设计与实现

本文使用直接数字频率合成器(DDS)设计和实现正弦信号发生器,并用VHDL硬件语言描述,以Altera Cyclone FPGA EP1C3T144C8作为硬件载体,配合锁相环和高速DAC TH5565芯片实现了正弦信号发生器.     

基于CORDIC算法的DDFS实现研究

介绍了CORDIC(坐标旋转数字计算机)算法实现直接数字频率合成器(DDFS)中相位到正弦幅度转换的原理,提出了一种优化的基于CORDIC算法的DDFS的FPGA(现场可编程门阵列)结构,并对其中的关键部件CORDIC处理器的结构进行了较详细的描述.该结构在一定的输出精度下可以达到较好的无杂散动态范围(SFDR),同时需要的硬件资源较少,便于FPGA实现.     

基于FPGA的DDS波形发生器设计

文章介绍了一种基于FPGA（现场可编程门阵列）的DDS波形发生器设计方法,并从DDS原理、FPGA系统设计进行了分析。通过实验测试表明采用该设计方法的波形发生器输出的波形具有平滑、稳定度高、频率稳定度和相位连续等众多优点,在工程应用上具有一定的实际意义。     

基于FPGA的DDS调频信号发生器设计与实现

模拟调制系统中,总结起来有两种调频方法,直接调频法可以获得较大频率偏移,但频率稳定低,温漂时漂都比较大,间接调频法频率稳定高,但是电路十分复杂。针对上述传统模拟调频方法的不足,从信号调频基本原理出发进行理论推导,结合DDS技术基本工作原理进行设计,利用FPGA来实现DDS调频信号的产生。并着重介绍了DDS调频原理及电路实现过程,给出了FPGA设计的仿真和示波器测试图,整个电路硬件单元简单,稳定性好,实验结果表明该设计是有效的。     

基于DDS的可变数字调制制式的应用研究

详细介绍AD(模拟器件)公司生产的高性能DDS-AD9852的技术指标及其使用方法，并结合TI公司生产的高性能定点DSP-TMS320VC5410组成扩频通信发射系统的硬件平台，这种平台具有简洁高效，借助于软件可以灵活改变扩频码、信道编码以及根据实际需要方便调整调制制式的优越性。     

基于软件无线电的调频立体声激励器的设计与实现

与传统采用模拟方式实现调制解调技术相比,全程数字化处理的调制器对信号处理的精度以及设备稳定性都有很大的提高.笔者在自行开发基于DSP FPGA DDS(带有IQ调制通道)结构的通用数字调制平台上,采用正交调制的方式实现了全数字调频激励器,这样避免了使用模拟方式造成的射频输出稳定性和同一性的下降,同时由于带有IQ调制通道的DDS对采样频率的内插提升,射频输出也无需再附加复杂的跟踪滤波器.     

基于FPGA的数字调制信号发生器设计

本文采用直接数字频率合成技术(DDS),根据通信系统中数字调制方式的理论基础,利用FPCA的DSP开发工具DSP Builder对基本DDS建模,并由该DDS模块实现数字调制信号2ASK、2FSK、2PSK,同时用ModelSim和QuartusⅡ进行功能仿真和时序仿真,仿真结果表明设计方法的正确性和实用性.     

基于CORDIC算法的QDDS设计及其FPGA实现

设计了一种基于CORDIC算法的正交输出直接数学频率合成器(QDDS),并在ALTERA FLEX10K 系列FPGA上予以实现.该结构包括流水线32位相位累加器和16位CORDIC旋转器.系统的时钟频率20M Hz,频率切换器时为一个时钟,建立时间为20个时钟,频率为0.004 656 Hz,输出信号的频率为DC到8M Hz.     

基于FPGA的数字传输抖动损伤的可控化实现方法

为了在室内模拟出一套可控的抖动损伤加载系统,省去数字传输网的各种设备室外调试耗费的大量的人力、时间和经费,本文首先简要分析了数字传输抖动产生的原因以及其对网络性能的影响.其次提出了利用正弦调制的方法进行抖动模拟,给出了双直接数字频率合成器(DDS)结构的实现方案.最后基于现场可编程逻辑阵列(FPGA)实现了中心频率、抖动频率和抖动峰-峰值均可控的抖动模拟算法.研究表明,采用双DDS结构实现抖动模拟方法切实可行,具有一定的使用价值.该算法已经在信道模拟器对数字传输的损伤加载模拟中得到应用,效果良好.     

基于LTCC技术频率源的设计与实现

基于LTCC技术,设计制作了一款小型化频率源。该频率源采用单环锁相电路实现,并将输出滤波器集成在LTCC基板内,实现了电路的小型化,锁相环电路板面积仅为20 mm×20 mm。同时给出了该频率源的组装及调试过程,经测试,该频率源输出频率为12.5～13.5GHz,相噪为-80 dBc/Hz@1kHz。     

基于DDS技术的S波段FSK发射机的设计与实现

FSK是一种广泛应用于各种遥测以及通信系统的调制方式,具有抗干扰性强的特点.利用直接数字频率合成技术来实现FSK调制,具有可以对调制信号响应到零频、控制方便、结构简单、频率响应高等优点.介绍了基于AD公司的AD9954设计的S波段FSK发射机的实际原理样机,并对其进行测试,得到了良好的实际效果,可广泛应用于遥测以及无线通信系统.     

基于DDS和单片机的低频信号源的设计

信号源是电子系统中重要的组成部分。随着电子技术的不断发展,对信号源的要求也越来越高,传统的模拟信号源已经远远不能满足要求,而直接数字合成技术的出现,给现代电子技术带来了新的生机。但因其数字化本身的特点,仍存在输出频带范围有限,输出杂散大的特点。因此,解决这方面的问题就显得尤为重要。本文基于DDS和AT89C51组成的单片机系统进行硬件和软件的设计,实现低频信号源的产生。本系统主要由硬件和软件两部分组成。DDS低频信号合成器工作稳定,易于实现,输出频率分辨率高可以满足人们的要求。     

基于MC145159的PLL频率合成器设计与实现

介绍了锁相环路频率合成器的基本原理,分析了集成锁相环芯片M C 145159的工作特性,给出了集成锁相环芯片M C 145159的一个应用实例,为高频频率合成器的设计提供了一个较好的思路.测试结果证明了设计的合理性与实用性,系统频率稳定度优于10-7.     

基于CORDIC算法的QDDS信号发生器设计

文章提出了一种采用CORDIC算法实现QDDS信号发生器的设计方法;设计采用VHDL语言描述硬件电路和CycloneⅡ系列FPGA开发平台实现,通过Synplify Pro进行优化综合和Modelsim SE验证.设计结果表明采用CORDIC算法设计的QDDS信号发生器具有运算速度高、电路规模小的特点,优于常用的查表法...     

直接数字频率合成器镜像频率的应用

直接数字频率合成器作为一种全数字器件,应用起来十分方便,但其输出的频率上限较低,使它在应用上受到了一定的限制.对直接数字频率合成器进行研究分析基础上,扩展其频率输出上限,具有十分重要的意义.介绍了直接数字频率合成器的基本原理,分析了理想情况下它的输出频谱,提出一种利用直接数字频率合成器镜像频率来提高输出频率上限的方法,并通过理论分析及仿真实验来给予验证.实验结果证明,通过加入带通滤波器和放大器可以提取出稳定的镜像频率进而利用.     

一种低杂散可快速扩频的频率合成器的设计与实现

将DDS和PLL技术在频率合成方面的优缺点相结合,设计实现了低杂散、快变频、可数字扩频的频率合成器,其测试结果及频谱图均优于传统的PLL频率合成器或单纯的DDS频率合成器.     

基于FPGA的多用信号源的设计与实现

鉴于传统多用信号源设计实现的外围电路过于复杂,应用EDA技术,以FPGA器件为棱心,用VHDL语言设计各功能模块,最后以原理图编辑方式完成顶层文件的信号源设计．信号源的实现表明,采用FPGA设计的信号源不仅可很容易地满足设计要求,而且外围电路简单．     

基于FPGA的波形发生器的设计与实现

以嵌入式微处理器软核NIOSⅡ为核心, 将微处理器、总线、数字频率合成器(DDS)、存储器、I/O接口等硬件设备集中在一片FPGA上.创建一个SOPC系统.通过软件编程实现不同频率,不同相位的波形.SoC系统的构建是利用Ahera的设计工具Quartus Ⅱ并结合Verilog-HDL语言,采用硬件编程的方法进行实现的.通过实验验证.本系统达到了预定的要求, 并证明了采用软硬件结合,利用DDS技术实现函数波形发生器的方法是可行的.