一种适用于RFID系统的低功耗检波器设计和实现

设计了一种适用于RFID系统的低功耗检波器,能完成对输入波形的数据检波,达到RFID系统的设计要求且具有低功耗的特点.芯片采用Charter 0.35μm CMOS工艺设计,该芯片已流片成功,测试结果表明该电路的静态功耗低于2μW,达到了RFID Tag系统对检波器的设计要求.     

0.8V低功耗高速1∶2分频器

采用UMC0.13μm CMOS标准工艺,设计并实现了一种最高工作频率为17GHz的1∶2分频器芯片.该芯片由基本分频器单元和输入输出缓冲组成.设计中为使分频器在低电源电压下正常工作,通过分析不同高速锁存器的结构特点,选择单端动态负载锁存器作为基本分频器单元.对单端动态负载锁存器进行直流分析可知,降低电源电压对采样模式的影响比保持模式大.在片测试结果表明:芯片电源电压最低可达0.8V;当电源电压为0.8V时,芯片在3～17GHz频率范围内正常工作;当输入信号频率分别为3和17GHz时,在10MHz频偏处,输出信号的相位噪声分别为-124.44和-120.62dBc/Hz.芯片面积为412μm×338μm,总功耗为3.84mW.     

利用TCAD方法优化设计金属栅CMOS工艺及电路

为了降低集成电路制造工艺的成本,用计算机辅助工艺设计(TCAD)的方法开发了金属铝栅CMOS工艺.首先利用3μm金属铝栅工艺对模拟软件TSUPREM-4和器件模拟软件MED ICI进行了校准,再对金属铝栅1.5μm短沟道CMOS工艺进行器件结构、工艺和电气性能等参数的模拟,以最简约工艺在现有工艺线上成功流水了1.5μm铝栅CMOS.实际测试阈值电压为±0.6V,击穿达到11V,各项指标参数的模拟与实际测试误差在5%以内,并将工艺开发和电路设计结合起来,用电路的性能验证了工艺.利用TCAD方法已成为集成电路和分立器件设计和制造的重要方法.     

基于SIMOX材料的可集成高压器件研究

通过增加一次高压注入, 对0.8μm SOI CMOS工艺平台进行智能电压扩展. 在SIMOX材料上设计并实现了兼容该工艺的横向高压器件, 实现了低压CMOS与高压LDMOS的单片集成. 在硅膜厚度为205nm、埋氧层厚度为375nm的SIMOX材料上, 研制出阈值电压、击穿电压分别为1.3V、38V的高压LDMOS. 此高低压兼容SOI技术可将高低压器件单片集成, 节约了芯片成本, 提高了可靠性.     

采用0.13μm CMOS工艺开关电容ΔΣ调制器的设计和实现

 采用0.13μm CMOS工艺设计并实现了一个开关电容2阶ΔΣ调制器.该调制器能够将一个中心频率为455 kHz,带宽为10kHz的调幅信号转换成具有10位分辨率、信噪比为62dB的1位编码信号.在设计运算放大器时,充分考虑了短沟道晶体管设计的一些特殊要求,特别是考虑了MOS场效应管的输出电导gd这个非常敏感的设计参数.所设计电路的芯片的面积为260μm×370μm,工作电压为1.2 V.与其它的同类调制器相比,由于采用0.13μm CMOS工艺进行设计,因而芯片面积小,工作电压低.     

用于流水线ADC的预运放-锁存比较器的分析与设计

提出了一种应用于开关电容流水线模数转换器的CMOS预运放-锁存比较器.该比较器采用UMC混合/射频0.18μm 1P6M P衬底双阱CMOS工艺设计,工作电压为1.8 V.该比较器的灵敏度为0.215 mV,最大失调电压为12 mV,差分输入动态范围为1.8V,分辨率为8位,在40 M的工作频率下,功耗仅为24.4 μW.基于0.18μm工艺的仿真结果验证了比较器设计的有效性.     

应用于对等速率1OG-EPON的10Gbit/s突发模式激光驱动器设计

针对IEEE 802.3av标准所定义的对等速率万兆以太无源光网络(10G-EPON)ONU相关应用,设计了一种10 Gbit/s突发模式激光驱动器芯片,并对调制电路和偏置电路的设计进行了改进,以实现较短的突发开启/关断转换时间.本设计采用低成本的0.18μm CMOS工艺进行流片,整个芯片面积为575 μm×675μ...     

新型Si基毫米波VGCPW建模

基于Si基0.18μm标准CMOS工艺研究新型低损耗V型结构接地共面波导（VGCPW）,用HFSS软件建立物理模型,进行三维电磁仿真,研究内部电磁场分布.采用ADS软件的传输线模型卡及其目标优化控件,建立适合于毫米波段CMOS 单片集成电路仿真和设计的新型低损耗VGCPW等效传输线模型.     

基于CMOS图像传感器列级ADC的数字双采样

提出了一种用于CMOS图像传感器的数字双采样10位列级模数转换器.比较器采用失调消除技术,数字双采样通过加/减计数器实现,使复位信号和像素信号的量化结果在数字域做差,消除了像素输出产生的固定模式噪声;列电路由一个比较器、一个计数器和一个锁存选通器组成.采用GSMC 0.18μm标准CMOS工艺对电路进行设计,一个完整的A/D转换时间为11μs,使用Cadence spectre进行仿真,结果表明:ADC的信噪失真比为57.86dB,有效位数9.32,列电路功耗为58.24μW,由比较器的失调和延迟产生的误差可以减小50%.     

应用于高速可见光通信系统的专用集成电路研究（英文）

提出了1种应用于可见光通信的预加重电路来提高可见光通信系统的带宽.该芯片采用TSMC0.18μm标准CMOS工艺实现,实现了对LED的预加重目的,达到了展宽LED带宽的设计目标.最终通过测试对电路进行了验证,分析波形、-3 d B带宽等实验数据,结果显示,采用预加重电路后,LED的3 d B带宽得到了明显提升,从补偿前的12 MHz在提高到了补偿后的102 MHz,增大了8.5倍.因此,预加重电路可以有效地扩展可见光通信系统的物理带宽.整个芯片面积600×800μm~2,功耗为1.41 mW.     

高响应度的NMOS型栅体互连光电探测器

针对硅基光电探测响应度低的问题,设计了一款与标准CMOS工艺兼容的、可用于弱光探测的高响应度的NMOS型光电探测器(NMOS-PD).该探测器由栅体互连的NMOS管和T-well/N-well结光电二极管构成,利用光电二极管的光生伏特效应改变T阱电势,进而控制NMOS管的栅压和阈值电压,以此实现光信号的探测与倍增放大,故所设计光电探测器具有更高的光电流增益和更宽的动态范围.经理论模拟计算和优化设计,本文设计了总面积为20μm×20μm的NMOS-PD,选用整个T阱区作为光敏区域(16μm×16μm),以增加光的吸收量,所设计光电探测器经UMC 0.18μm CMOS工艺流片制备.测试结果表明,所设计探测器在400～700 nm波长范围内具有较好的响应度.采用630 nm LED作为光源,当输出光功率密度P_(opt)=5 mW/cm~2、漏源偏压V_(DS)=0.4 V时,NMOS-PD的响应度达到1 550 A/W,并实现了200 kHz的信号探测.尽管随着光强增大,光电探测器响应度逐渐降低,但整体上仍超过10~3A/W.与硅基CMOS工艺制备的传统光电探测器相比,所设计光电探测器结构不仅可在低压、低功耗下正常工作,且在弱光条件下具有极高的倍增放大能力,有望应用于弱光探测的图像传感领域.     

全集成射频发射芯片地址编码器设计

介绍了一种自主研发的全集成315 MHz/433 MHz射频发射芯片中编码器的设计.利用分频器产生二选一数据选择器的选通信号,通过逐级筛选,将并行地址数据转变为串行数据.采用Verilog HDL语言进行设计,使用Modelsim进行仿真验证,基于和舰0.18μm CMOS工艺布局布线.样片测试结果表明,编码器基础时钟频率为250kHz时可以很好地满足设计指标和功能要求.     

低功耗10 bit 40 MS/s流水线型ADC设计

为实现高速低功耗的模数转换,设计了一个工作电压为3.3 V,采样精度为10 bit,采样频率为40 MS/s,流水线结构的模数转换器(ADC).该ADC基于0.35μm互补金属氧化物半导体(CMOS)工艺,通过优化运算跨导放大器(OTA)和低失调动态比较器电流,提高了转换精度,降低了功耗.ADC采用差分输入输出电路,减小了系统噪声的影响.其信噪比为58.3 dB,有效位数为9.4 bit,核心电路面积为1.2 mm×0.8 mm,功耗小于30 mW.     

用于神经信号检测的低噪声CMOS前端放大器的设计

采用斩波稳定技术设计了一款低噪声CMOS放大器.该放大器用于神经信号的检测和放大,包括调制解调器、rail-to-rail输入放大级、带通滤波器、低通滤波器和振荡器5个模块.其中,rail-to-rail输入放大级提高了电路的输入共模范围,带通滤波器减小了残余失调,整个斩波稳定系统使电路显现低噪声特性.该电路采用TSMC 0.35μm CMOS工艺进行了仿真流片设计,低频等效输入相关噪声谱密度为13.2 nV/sqrt(Hz),开环增益为100 dB,3 dB带宽10 kHz,芯片面积为980μm×450μm.仿真结果显示,基于斩波稳态技术的低噪声放大器可作为一种有效的神经信号检测的前端电路.     

一种低噪声高PSRR的LDO线性稳压器

介绍了 LDO线性稳压器的系统组成原理,分析了系统的电源电压抑制比(PSRR)以及噪声与电路结构的关系,在此基础上,对LDO的核心电路模块进行了设计,并基于0.5μm标准CMOS工艺,运用Cadence平台进行了模拟仿真和验证.测试结果表明:该LDO的PSRR最低约为-45 dB@1 MHz,最高约为-75 dB@217 Hz;输出电压噪声在10 Hz频率以下约为0.78 μV(P-P),在10 Hz至l00 kHz频率范围内约为0.1 μV(RMS),能满足低噪声和高PSRR应用的要求.     

一个四维超混沌系统的构建及其电路集成实现

基于分立元件构造的混沌电路存在电源电压高、能耗高、体积大以及频谱范围较窄等缺点,提出了采用CMOS集成电路方式实现一个四维超混沌系统,并采用新的电路优化了电路结构;改变四维超混沌系统的参数值,系统会产生不同的动力学行为.通过理论推导以及数值仿真对超混沌系统进行了分析,采用TSMC 0.35μm标准集成工艺对系统进行了Pspice电路仿真.结果表明电路仿真和数值仿真相吻合,说明了CMOS集成电路实现的混沌系统能有效验证系统的动力学特性及高频性能.     

H型栅/源漏非对称结构CMOS在 PDSOI标准单元建库中的应用

基于0.35 μm SOI工艺平台,进行PDSOI CMOS标准单元建库技术研究.讨论选用H型栅和源漏非对称结构CMOS建立PDSOI标准单元的优点,根据0.35 μm SOI CMOS工艺设计规则进行标准单元库设计,并设计了标准单元测试芯片.     

一种用于高速激光回波信号处理的专用CMOS集成电路芯片

提出了一种用于激光回波信号处理的高速CMOS集成电路设计方案。该芯片主要采用了RGC跨阻放大器、MOS_L、改进型Cherry-Hooper宽带放大器级联等结构,组成了脉冲激光测距的接收通道。仿真得到了90 MHz带宽,134 dB.Ω增益的整体性能。在0.5μm CMOS标准工艺线上流片后,封装并进行了测试。测试结果表明该电路具有2.4 mV的均方根噪声和对短脉冲具有6 ns的响应延时。     

脑电信号提取专用电极芯片的设计

根据脑电信号的特性,提出一种适用于检测脑电信号的电极芯片的系统设计方案,分析系统所涉及的主要模块的实现技术.系统采用双铝双多晶(DPDM)标准的0.6μm互补金属氧化物半导体(CMOS)工艺完成系统信号处理电路的设计,同时采用单片集成微机电系统(MEMS)的工艺技术完成检测电极的制造,检测电极为4 mm×4 mm,电极针头长度为30～50μm,针头间距为100～210μm.系统的滤波模块主要是带通滤波电路,通带范围为0.5～50 Hz,低噪声放大电路和可调增益放大器采用基于斩波的差分差值放大器(CHS-DDA)技术,而连续时间滤波器则采用转导-电容(Gm-C)技术.     

一种极低功耗CMOS运算放大器设计

提出了1种两级结构极低功耗CMOS共源共栅运算放大器,电路采用了体驱动技术,其主要MOS管工作在亚阈值状态.采用SMIC 0.18μm CMOS工艺进行设计,Spectre仿真结果表明,电路稳定工作电压可低至0.5 V,工作电流小于0.2μA,功耗小于0.1μW,开环增益为90.3 d B,单位增益带宽为3.2 k Hz.