低电压、低功耗CMOS基准电压源的设计

为了有效降低模拟集成电路的功耗,提高工艺兼容性,文中提出了一种全CMOS结构的低电压、低功耗基准电压源的设计方法.该方法基于工作在亚阈值区的MOS管,利用PTAT电流源与微功耗运算放大器构成负反馈系统以提高电源电压抑制比.仿真结果表明:在1.0V的电源电压下,输出基准电压为609.mV,温度系数为46×10-6/K,静态工作电流仅为1.23μA;在1.0～5.0V的电源电压变化范围内,电压灵敏度为130μV/V,低频电源电压抑制比为74.0dB.由于使用了无寄生双极型晶体管的全CMOS结构,该电路具有良好的CMOS工艺兼容性.     

基于嵌入式系统的低能耗CMOS电路

为了提高CMOS电路的能耗转化效率,设计了基于嵌入式系统的低能耗CMOS电路.根据CMOS电路中硬件电路的动态能耗和静态能耗产生的条件,嵌入式系统分别采用点对点休眠和硬件层参数管理的方式进行控制,大幅度降低了CMOS电路的平均能耗.仿真实验结果表明,该电路可以提高静态能耗的转化效率,在动态能耗的处理中具有良好的动态收敛性.     

一种低电压、低功耗CMOS基准电压源的设计

本文设计了一种低电压、低功耗、高电源抑制比CMOS基准电压源。该电路基于工作在亚阈值区的MOS管,利用PTAT电流源与微功耗运算放大器构成负反馈系统以提高电源电压抑制比。SPICE仿真显示,在1V的电源电压下,输出基准电压为609mV,温度系数为72ppm/℃,静态工作电流仅为1.23μA。在1-5V的电源电压变化范围内,电压灵敏度为130μV/V,低频电源电压抑制比为74dB。该电路为全CMOS电路,不需要用到寄生PNP三极管,具有良好的CMOS工艺兼容性。     

低功耗高电源抑制比CMOS带隙基准源设计

基于Ahujia基准电压发生器设计了低功耗、高电源抑制比CMOS基准电压发生器电路.其设计特点是采用了共源共栅电流镜,运放的输出作为驱动的同时还作为自身的偏置电路;其次是采用了带隙温度补偿技术.使用CSMC标准0.6μm双层多晶硅n-well CMOS工艺混频信号模型,利用Cadence的Spectre工具对其仿真,结果显示,当温度和电源电压变化范围为-50-150℃和4.5-5.5 V时,输出基准电压变化小于1.6 mV(6.2×10-6/℃)和0.13 mV;低频电源抑制比达到75 dB.电路在5 V电源电压下工作电流小于10 μA.该电路适用于对功耗要求低、稳定度要求高的集成温度传感器电路中.     

一种低复杂度逐次逼近型数模转换器设计与仿真

为了降低模数转换器复杂度和功耗,基于低复杂度电容阵列DAC设计了一种低功耗逐次逼近型模数转换器（SAR ADC）. 该结构中,电容阵列DAC每个电容只有两种参考电平选择,降低逻辑控制电路和电容驱动电路的复杂度,电容阵列DAC最低位电容参与转换,使需要的总单位电容数量相比单调结构减少一半;比较器采用两级动态结构,降低功耗;移位寄存器采用动态锁存电路结构,降低功耗和减少误码;电容驱动电路采用CMOS反相器结构,减少晶体管数量. SAR ADC电路仿真结果显示:在1.0 V电源电压和采样速率为100 kHz 时,SAR ADC功耗为0.45 W ,有效位（ENOB）为9.99 bit ,其单步转换功耗为4.4 fJ.     

新型高频高线性CMOS跨导线性电流模乘/除法器设计

针对传统CMOS电流乘除法器存在线性度不高、工作频率低等缺点,提出一种以平方根电路、平方/除法器电路为核心的基于MOS管跨导线性原理的新型高频高线性CMOS电流模乘/除法器。在TSMC0.35μm CMOS集成工艺下进行HSPICE仿真测试表明:该电路在3V电源电压下,-3dB带宽可达到35.1MHz,电源静态功耗为202.68μW,输出电流为0～25.1μA,非线性误差为0.85%,总谐波失真为0.14%。本文提出的乘除法器电路与Tanno、Lopez等提出的基于跨导线性原理的乘除法器电路相比,优点在于-3dB带宽提高了,功耗降低了,电源电压降低了,线性度提高了,精度提高了,并且采用了相对更先进的0.35μmCMOS工艺,可缩小芯片面积,节约成本。     

嵌入式系统中的低功耗设计研究

在嵌入式系统的设计中,低功耗设计是经常让设计人员头痛而又不得不面对的问题。在嵌入式系统中,其功耗主要由嵌入式微处理器功耗和外围硬件接口设备功耗组成。要降低嵌入式系统的功耗,需要从系统设计的各个方面入手。本文将从电源供给电路、振荡电路、接口电路三个方面来讨论嵌入式系统中的低功耗设计。     

快速数字电平转换电路IP核设计

基于IP核的技术设计了一种快速数字电平转换电路.采用电压-电流-电压的方式实现不同电压域的电平转换,引入单稳态延时电路和快慢速通道提高电平转换速度和降低静态功耗,并给出了与标准CMOS工艺兼容的扩展漏极高压MOS管的优化设计.仿真结果表明:在将-5～ 5V电压域的数字电平转换成0～ 12V的电压域时,其延时可低于10ns.     

一种预稳压的高压线性稳压器的设计

设计了用于高压电源管理芯片中的内部稳压器电路,为系统中低压模块提供稳定的电源电压输入.电路主要由基准和线性稳压器两个部分组成.不同于传统的线性稳压器结构,不采用稳压二极管反向击穿稳定电压给后级电路供电,引入预稳压的带隙基准电路,产生精确的基准电压,并给误差放大器提供电源.有效减小了芯片的面积,降低了设计对工艺的依赖.通过0.35 μm CMOS工艺模型仿真,稳压器各种性能参数良好.     

NMOS管交叉耦合的能量回收电路设计

对NMOS(N-metal oxide semiconductor)管交叉耦合逻辑(NMOS-transistor cross coupling logic,NCCL)的能量回收电路进行了研究,PMOS(P-metal oxide semiconductor)管作为输入管来降低纳米CMOS工艺中栅氧化层上的漏电流以减小功耗;在此基础上实现了绝热JK触发器电路.在90nm CMOS BSIM3工艺模型下,用HSPICE对NCCL反相器及其JK触发器进行了模拟分析,结果表明NCCL反相器的工作频率可达到1GHz;与ECRL(efficient charge recovery logic)反相器相比,当负载电容、时钟频率和电源电压中某一参数变化时,NCCL的功耗都出现不同程度的降低;在相同的工作条件下NCCL JK触发器的功耗约为ECRL的50%.     

嵌入式闪存适用的新型低压高效率电荷泵电路

随着片上系统(SoC)电源电压的降低,嵌入式快闪存储器内部电荷泵电路的电压增益不断下降.为提高低电源电压下电荷泵电路的效率,提出了一个基于两路互补结构的高效率电荷泵电路,并设计了栅压提高电路与衬底调节电路,二者的共同作用可以有效地减少传输电压的损失,提高电荷泵电路的电压增益.模拟结果表明:当电源电压为1.5V时,相比于...     

基于GND采样技术的逐次逼近型模数转换器设计

针对柔性压阻式压力传感器输出信号数字化对功耗和面积的要求，设计了一款低功耗逐次逼近型（SAR）模数转换器（ADC）.电路采用了基于GND采样的单调开关切换方案降低DAC开关能耗，并使用了分段电容阵列，在进一步降低切换功耗的同时，还缩减了整体电路的面积开销.此外，电路还设计了两级预放大器来降低动态比较器的噪声和失调，采用动态元件匹配技术（DEM）来提高ADC的线性度.在 1P6M CMOS工艺下实现了该ADC的电路设计和版图绘制，芯片内核面积约，在1.8 V的电源电压下功耗为.流片测试结果显示：SAR ADC在250 kHz的采样率下以11 bit输出时，信噪失真比SNDR为65.0 dB，有效位数ENOB为10.51 bit.     

一种电流求和型的低功耗Bandgap电压基准源

为满足标准P阱CMOS工艺要求 ,设计了一种新的电流求和型Bandgap电压基准电路 ,实现了相对于地的稳定电压输出 ,并且能提供多电压基准输出 .电路采用 0 6μmUMCP阱CMOS工艺验证 ,HSPICE模拟结果表明 :电路输出基准电压为 80 0mV ;在 - 40～ 85℃的温度变化范围内 ,电路温度系数仅为 1 4× 1 0 -6/℃ ;电源电压为 3 5V时 ,电路功耗低 ,消耗电流仅为 1 5 μA .该电路不需改变现有工艺 ,输出灵活 ,有望在多基准电压的低功耗系统中获得较广泛的应用     

双通道高速高精度流水线模数转换电路的实现

为解决传统双通道构架仅适用于低速模拟数字转换电路(Analog-to-Digital Converter,简称ADC)的问题,通过取消数字校准电路,去除信号通道中用于数字校准开关的方式,采用台湾积体电路制造公司(TSMC)0.18μm CMOS工艺,用双通道流水线构架实现了高速高精度ADC,确保ADC达到12位信号转换精度的同时,信号转换速度达到了200 Ms/s.通过测试,该电路在模拟输入信号为10 MHz,差分振幅为1.25 V,电源电压为1.8 V,信号采样频率200 Ms/s条件下获得信噪失真比为64.7 d B,无杂散动态范围为86.3 d B,电路整体功耗为356 m W,测试结果证实该设计在降低模数转换电路设计难度的同时节省了功耗.     

基于ΔVGS权重的CMOS恒压源

针对全CMOS结构制作恒压源方法中存在的功耗过大问题,提出了一种利用CMOS亚阈值特性的恒压源制作方案.该电路基于NMOS和PMOS处于饱和区工作时,两者的栅源电压随温度变化权重不同的原理,将其作相关运算,得到温度系数极低的恒压输出.基于MOS管亚阈值特性产生的电路模块中的偏置电流很小,导致功耗仅50 μW.采用中芯国际0.18 μm数模混合工艺制造了该电压源结构,测试结果显示,在21～110 ℃的温度范围内,电路的温度系数达到了2.5×10-5/℃.当电源电压达到1.4 V以上时,电路就可以正常工作,且其电源电压抑止比为-57 dB.     

高速带通型△∑AD转换电路设计

采用欠采样技术和低功耗Gm-C带通振荡电路技术,实现了一种4阶连续时间高速带通型△∑AD转换电路的低功耗化设计.通过TSMC 180 nm CMOS工艺的SPICE仿真,在信号中心频率2.4 GHz、工作带宽2 MHz、采样频率3.2 GHz条件下,实现了信噪失真比（SNDR）为50 dB,电源电压1.8 V时核心电路功耗为50 mW.     

用于单片集成真空传感器的SAR型ADC设计

设计了一款适用于单芯片集成真空传感器的10位SAR型A/D转换器.轨至轨比较器通过并联两个互补的子比较器实现.信号采样时,比较器进行失调消除,提高电路的转换精度.电路采用0.5μm2P3M标准CMOS工艺制作.系统时钟频率为20MHz,输入电压范围为0～3V.在1.25MS/s采样率和4.6kHz信号输入频率下,电路的信噪比为56.4dB,无杂散动态范围为69.2dB.芯片面积为2mm2.3V电源电压供电时,功耗为3.1mW.其性能已达到高线性度和低功耗的设计要求.     

2.5V 19-ppm/℃的带隙基准电压源设计

论文在分析传统带隙基准源的基础上,设计了低电压输出的带隙基准电压源电路.采用Charter 0.35μm标准CMOS工艺,并用Mentor Graphics公司的Eldo仿真器对带隙基准电压源电路的电源特性、温度特性进行了仿真.该带隙基准电压源的温度系数为19-ppm/℃,在室温下当电源电压2.0~3.0 V时,基准电压源输出电压为(915.4±0.15)mV,功耗小于0.2-mW.     

一种采用时域比较器的低功耗逐次逼近型模数转换器的设计

基于CMOS 90 nm工艺设计了一款采用时域比较器的10位逐次逼近型模数转换器（successive approximation register analog-to-digital convertor,SAR ADC）.与传统动态比较器相比,时域比较器利用差分多级电压控制型延时线将电压信号转为时间信号,并通过鉴相器鉴别相位差而得到比较器结果,减小了共模偏移对比较器的影响和静态功耗.同时,电路采用部分单调式的电容阵列电压转换过程,有效减小电容阵列总电容及其功耗.仿真结果表明,在电源电压1 V,采样率308 kS/s,信号幅度0.9 V的情况下,有效位数（ENOB）为9.45 bits,功耗为13.48 μW.      

应用于全数字锁相环的时间数字转换器设计

采用标准0.18 μm CMOS工艺,设计了一种应用于全数字锁相环中检测相位差大小的时间数字转换电路（TDC）.针对传统TDC电路的不足,通过加入上升沿检测电路,扩大计数器位宽,使得TDC电路不仅能完成时数转换的基本功能,而且提高了时数转换的准确性,扩大了测量范围.该设计完成了RTL级建模、仿真、综合及布局布线等整个流程.仿真结果表明,该TDC电路工作正常,在1.8V电源电压下,功耗为10 mW,能达到的分辨率约为0.3 ns,版图尺寸为255 μm×265 μm.