超高频RFID读卡器接收前端低噪声放大器设计

基于0.5 μm CMOS工艺设计了一种应用于超高频段射频识别系统读卡器接收前端的低噪声放大器.该电路采用带有源极退化的单端共源共栅结构,借助Cadence仿真环境完成了电路的仿真分析.仿真结果表明,在中心工作频率922.5 MHz上,电路具有良好的性能,各指标分别为:噪声系数(NF)0.828 4 dB,输出增益(S21)23.37 dB,输入反射系数(S11)-36.65 dB.输出反射系数(S22)-58.03 dB,反相隔离(S12)-44.79 dB,三阶交调点(IIP3)-13.157 2 dBm.     

应用于WLAN的SiGe射频功率放大器的设计

采用0.18μm SiGe BiCMOS工艺,设计应用于无线局域网(WLAN)802.11b/g 2.4GHz频段范围内的AB类射频功率放大器.该放大器采用三级放大结构,偏置电路采用电流镜形式的自适应偏置控制电路,具有温度补偿和线性化作用.后仿真结果显示:1dB压缩点输出功率高达27.73dBm,功率增益为25.67dB,电路的S参数在2.4GHz频段内,输出匹配S22小于-10dB,S12小于-60dB.     

作为世界文学研究的美国华裔英语文学批评

在传统共栅放大器结构基础上,基于0.18 μm CMOS工艺,提出一种带多重反馈环路技术的0.8~5.2 GHz宽带低噪声放大器(LNA). 该电路采用的负反馈结构在改善噪声系数和输入阻抗匹配的同时并不需要消耗额外的功耗;采用的双重正反馈结构增加了输入级MOS管跨导设计的灵活性,并可通过输出负载阻抗反过来控制输入阻抗匹配,使得提出的LNA在宽频率范围内实现功率增益、输入阻抗与噪声系数的同时优化. 后版图仿真结果显示,在0.8~5.2 GHz频段内,该宽带LNA的功率增益范围为12.0~14.5 dB,输入反射系数S11为-8.0~-17.6 dB,输出反射系数S22为-10.0~-32.4 dB,反向传输系数S12小于-45.6 dB,噪声系数NF为3.7~4.1 dB. 在3 GHz时的输入三阶交调点IIP3为-4.0 dBm. 芯片在1.5 V电源电压下,消耗的功率仅为9.0 mW,芯片总面积为0.7 mm×0.8 mm.     

一种用于“北斗”卫星导航系统的小型化微带贴片天线

基于“北斗”天线小型化的考虑，利用高介陶瓷基板（εr=16）来设计“北斗”卫星导航系统微带贴片天线，该天线采用切角结构，同轴线馈电方式，工作在“北斗”一代的S频段（2 492 ± 5 MHz,右旋圆极化）。采用Ansoft公司三维电磁仿真软件HFSS进行仿真分析，数值仿真结果表明： S11<-10 dB的阻抗带宽为62 MHz，3 dB极化轴比带宽为15 MHz；采用矢量网络分析仪对天线实物进行性能测定，实测结果表明，S11<-10 dB的阻抗带宽为66 MHz，3 dB圆极化轴比带宽为12 MHz，仿真结果与测试结果基本吻合，天线性能良好，满足“北斗”接收天线设计要求。该天线在满足北斗接收天线的性能的同时，由于采用高介陶瓷作为基板，使得其与传统天线相比，尺寸缩减了75%，具有一定的应用前景。     

一款应用于LTE移动终端的射频功率放大器设计

基于WIN InGaP/GaAsHBT工艺,设计了一款应用于LTE移动终端的射频功率放大器。工作在AB类偏置状态,由三级放大电路级联构成,并带有温度补偿和线性化的偏置电路。芯片版图面积为1410×785μm2,电源电压为3.4V。仿真结果显示:功率增益大于30.1dB、1dB压缩点输出功率为31.2dB.m,在Band38(2570～2620)MHz内,输入回波损耗S11小于-15dB,S21大于30.1dB,输出回波损耗S22低于-25dB,1dB压缩点输出功率的功率附加效率高达36.6%。     

基于SiGe BiCMOS的全集成射频功率放大器设计

提出了一种基于SiGe BiCMOS工艺的适用于移动设备的紧凑全集成功率放大器.设计采用cascode驱动级与共发射极功率级级联以提高放大器的功率增益,片上集成CMOS电源以提供偏置电流,采用分布式的镇流电阻和具有热负反馈效果的偏置电路补偿结温以防止放大器在高温工作时失效,并且采用一种紧凑的电路级的热耦合模型对所提出的热稳定措施进行仿真验证.后仿结果表明：PA在3.3 V供电下、2.4~2.5 GHz的工作范围内输出增益为32.5 dB,S11&S22<-10 dB,1 dB压缩点处的输出功率为25.4 dBm,在25 ℃的环境温度下最高结温小于65 ℃（饱和）.芯片面积仅为1.25×0.76 mm2.测试结果表明：在-45~85 ℃的工作环境下,可以在增益要求为26.5~32.9 dB的应用中正常工作.1 dB压缩点处的输出功率为24.3 dBm.采用 20 MHz 64-QAM OFDM信号测试,DEVM达到-30 dB的输出功率为18.1 dBm.     

应用于WLAN的GaAs HBT功率放大器设计

提出了一款基于GaAs HBT工艺的高功率功率放大器（Power Amplifier,PA）.设计采用三级放大器级联的结构以提高功率放大器的功率增益,在功率晶体管的基极处串联RC有耗稳定网络来提高稳定性及改善增益平坦度,采用电流镜有源偏置的方式提升大信号输出时的功率、效率及线性度表现,同时在输出级放大器处添加功率检测电路以得到随输出功率变化的直流电压信号.EM仿真结果表明：PA的输出频率范围为5.1~6.5 GHz,增益为33~33.7 dB,S11、S22<-9.8 dB,饱和输出功率为32.8~34.9 dBm,峰值效率为38.7 %~42 %,在满足无线局域网标准802.11ax、调制策略为MCS7的情况下,EVM达到-30 dB时输出功率为20~21 dBm,芯片面积为1.69 mm×0.73 mm.测试结果表明：S参数测试结果与仿真结果表现出较好的一致性,PA在满足前述无线局域网标准时输出功率为13.6~19.8 dBm.     

小型化交叉耦合腔体滤波器设计

用HFSS仿真软件设计了以铜为材料,中心频率为0.945 GHz,带宽为30 MHz的小型化交叉耦合滤波器,带外10MHz处S21有-20 dB的衰减,带内S21大于-0.5 dB,S11<-10 dB的四腔体滤波器。整个滤波器尺寸为90 mm×90 mm×35mm。在腔体数不增加的情况下,达到了较好的带边抑制。同相同滤波器性能相比,体积更小,而且可调试。     

UHF RFID图书标签天线分析与设计

针对基于RFID技术的智能图书馆的管理模式,通过分析得到图书标签天线的方便、耐用、隐蔽的设计要求,提出并设计一款适用于图书馆管理的UHF射频识别(RFID)标签天线,其天线尺寸为90mm×3mm.采用T型匹配有利于天线的阻抗匹配的调节,在应用环境下仿真中心频率为918 MHz,在860~960 MHz频率回波损耗S11都小于-10dB,最小值为-24.4dB.     

美国30所最优大学东亚系中国研究现状的调查与分析

采用SMIC 0.13 μm RF CMOS工艺,设计了一款新型的双频段可变增益低噪声放大器(DBVG-LNA),应用于GSM900/DCS1800双频网络通讯系统中.分别采用多谐振网络和开关谐振网络完成输入输出双频段阻抗匹配,采用共栅旁路管和开关切换电阻完成4挡可调增益,有效地解决变频段和变增益兼容难的问题.另外,采用共源共栅差分对结构获取高隔离度和低二次谐波失真.1.2 V电源电压,版图面积为0.43 μm ×0.65 μm.仿真结果表明,在GSM900频段电压增益20.6~12.7 dB 4挡可调,NF:1.45~2.05 dB;在DCS1800频段电压增益19.3~11.2 dB 4挡可调,NF:1.36~2.55 dB;S11均小于-17 dB.     

2．4GHzCMOS低噪声放大器的设计

基于0．18μmCMOS工艺,采用共源共栅源极电感负反馈结构,设计了一个针对蓝牙接收机应用的2．4GHz低噪声放大器（LNA）电路．分析了电路的主要性能,包括阻抗匹配、噪声、增益与线性度等,并提出了相应的优化设计方法．仿真结果表明,该放大器具有良好的性能指标,在5．4mw功耗下功率增益为18．4dB,噪声系数为1．935dB,1dB压缩点为-14dBm．     

具有平坦增益的3.1~10.6 GHz UWB CMOS低噪声放大器设计

提出了一种采用0.18μm CMOS工艺的3.1～10.6GHz超宽带低噪声放大器.电路的设计采用了电流复用技术与阻抗反馈结构,具有低功耗和平坦增益的特性.仿真结果显示,在3.1～10.6GHz频率变化范围内,低噪声放大器达到平均17.5dB的电压增益,输入和输出的回波损耗均低于-8dB,最小噪声系数约为2.8dB,在电源电压为1.5V下功耗约为11.35mW.     

K波段低噪声集成片上CMOS接收前端设计

基于TSMC 90nm CMOS工艺,设计实现K波段片上集成CMOS接收前端。接收前端由两级差分共源共栅结构低噪声放大器、双平衡吉尔伯特单元结构下变频混频器组成。射频输入、本振输入以及模块间采用片上巴伦进行匹配。测试结果表明,在射频输入频率23.2GHz时,转换增益为27.6dB,噪声系数为3.8dB,端口隔离性能良好,在电源电压为1.2V下,功耗为35mW,芯片面积为1.45×0.60mm2。      

平衡式Ku波段低噪声放大器ADS仿真

平衡放大技术具有驻波特性好,增益高,易级联等特点。这里把平衡放大技术应用到Ku波段低噪声放大器的设计当中,在保证低噪声和功率增益的同时,用以提高低噪放的驻波比和增益平坦度。ADS仿真结果显示,在10～12 GHz频带范围内,低噪声放大器绝对稳定,噪声系数≤0.7 dB,功率增益达到≤10 dB,通过采用平衡放大技术,输入输出驻波比≤1.12∶1,带内波动≤0.5 dB。提高了低噪声放大器的有效工作带宽。     

2.45GHz单级低噪声放大器的设计

设计了一种基于高电子迁移率晶体管ATF54143的单级低噪声放大器,采用ADS软件进行了设计优化。仿真结果表明在2.45 GHz处噪声系数小于1.5 d B,增益大于16.4 d B,稳定系数大于1.1,输入与输出的电压驻波比都小于1.1。在仿真基础上进行了实物加工,实测结果在2.45 GHz处|S21|为8.3 d B,|S11|和|S22|最小值分别为-13.5 d B,-17.2 d B,1 d B压缩点的输出功率约为10 d Bm。该放大器可应用于S波段的无线局域网,射频识别和北斗导航系统等领域。     

1．8GHz基站前端射频低噪声放大器的仿真与实现

介绍了一种1．8GHz基站前端射频低噪声放大器（LNA）的设计方法，采用Agient公司的仿真软件ADS对其进行了仿真和优化，同时完成了实物加工和测试．测试结果表明，采用本方案设计的LNA增益约为12.5dB，噪声系数约为1．3dB，性能稳定，完全达到了通信接收机中对LNA指标的要求．     

Noise and linearity optimization methods for a 1.9GHz low noise amplifier

Noise and linearity performances are critical characteristics for radio frequency integrated circuits( RFICs), especially for low noise amplifiers (LNAs) . In this paper, a detailed analysis of noise and lineaxity for the cascode architecture, a widely used circuit structure in LNA designs, is presented. The noise and the hnearity improvement techniques for cascode structures are also developed and have been proven by computer simulating experiments. Theoretical analysis and simulation results showed that, for cascode structure LNAs,the first metallic oxide semiconductor field effect transistor (MOSFET) dominates the noise performance of the LNA, while the second MOSFET contributes more to the linearity. A conclusion is thus obtained that the first and second MOSFET of the LNA can be designed to optimize the noise performance and the hnearity performance separately, without trade-offs. The 1 .9 GHz Complementary Metal-Oxide-Semiconductor (CMOS) LNA simulation results are also given as an application of the developed theory.     

Design and analysis on four stage SiGe HBT low noise amplifier

Focusing on the linearity shortcoming on a bipolar low noise amplifier(LNA),a new 6 ~14GHz four stage SiGe HBT LNA is proposed.This amplifier adopts a method of gain allocation on multiple stages to avoid the limitation on linearity especially with the addition of negative gain on the third stage.To realize gain flatness,extra zero is introduced to compensate the gain roll-off formed by pole,and local shunt-shunt negative feedback is used to widen the bandwidth as well as optimize circuit' s noise.Simulated results have shown that in 6 ~14GHz,this circuit achieves noise figure(NF) less than 3dB,gain of 17.8dB(+0.2dB),input and output reflection parameters of less than- 10 dB,and the K factor is above 1.15.     

Development of cryogenically-cooled low noise amplifier for mobile base station receivers

A new circuit model for designing and manufacturing an S-band low noise amplifier(LNA) with the software,Advanced Design System(ADS),is introduced in this paper.The proposed model involves shunted impedance at the grid to achieve a stable LNA without measuring the S-parameters of transistors at low temperatures.The LNA was measured over the operation band of 2.2-2.3 GHz,which has input and output standing wave ratios below 1.2.The noise figure of the manufactured LNA was about 0.2 dB and the gain was above 22 dB,which indicated that our LNA worked well at 77 K.     

2.9～10.6 GHz CMOS两级分布式放大器

研究应用于超宽带无线通信系统中的宽带分布式放大器设计方法. 采用电感替代传输线对晶体管寄生电容进行补偿的方法实现带宽拓展. 分布式放大器既能扩大其带宽,又能保持较低的噪声系数. 该设计采用TSMC公司的RF 0.18 μm CMOS工艺,电源电压为1.8 V,功耗为104 mW. 仿真结果表明提出的分布式放大器在2.9~10.6 GHz的频带内S₂₁保持(18.7±0.9)dB的平坦增益,噪声系数最小值N_F=1.80 dB.