一种以改变目标为策略的改进型三层通道布线算法

本文提出了一种改进型的三层通道布线算法——以改变目标为策略的三层通道布线算法.根据不同的布线问题,分别采用不同的布线方法,即首先从分析布线问题的最大垂直限制链长和最大通道密度出发,当以完成布线所需的通道数为最小作为目标时,采用HVH的三层通道布线算法;当以缩短最大垂直限制链长为目标时,采用HVH_m的布线算法.因此,它综合了曲干布线和直干布线两方面的优点,即不仅充分利用了通道区的空间,而且又一定程度地限制了导通孔数的增加.本算法已用FORTRAN语言编程实现,对引文中已发表的若干布线实例,都获得了较满意的结果.     

一种L型通道布线算法

近年来,通道布线问题引起了人们广泛的重视。但至今研究L型通道布线的文章很少。本文提出了一种以减少信号网冲突数为主要目标的L型通道布线算法。该算法从一种总体的考虑出发,把L型通道分解为两个相关的四边通道进行布线,提高了布线成功率。     

采用分枝搜索技术的四边通道布线

对二层四边通道布线问题提出了一种新算法，其设计基于分枝搜索技术，如果问题的解存在，一定能百分之百地完成布线。     

基于Hopfield神经网络模型的通道布线算法

本文探讨了用Hopfield神经网络模型解决通道布线问题的一种新算法。算法描述了Hopfield模型与通道布线问题的映射方法和网络能量函数的构造方法,在能量函数中既考虑了合法解约束项,又考虑了优化解约束项,从而提高了布线质量。本文的意义还在于它证明了用Hopfield网络求解通道布线问题是可行的,有效的。     

通孔最小化的三层不规则边界通道布线

提出了一种以连通孔和布线区域最小化为目标的三层不规则边界通道布线算法。算法将通道边界的凹陷区域看成固定障碍,利用填充和压缩方法,使线网绕过障碍,实现互连。算法已用PASCAL语言编程,并在XT/286机上实现。结果表明,该算法不仅使通孔数减少,而且由于利用了各凹陷区域之间的面积进行布线,通道宽度也相应减小。     

一个具有最小串扰的多层通道集成电路布线算法

提出一种多层通道布线算法.采用动态规划思想逐层进行布线,使当前层面上的串扰达到最小,并将不能在当前层面连接的管脚对"沉积"到下一层,产生多层通道布线解.     

基于自由分层的通道区布线算法

本文在分析线网之间关系的基础上提出了自由分层条件下的通道区布线模型:同层限制图 Gs,相交图 Gi。基于这一模型,分析了二层布线条件下对线网分层和布线序的基本限制,导出了分层的基本原则。在此基础上,分析了线网可 overlap 的性质和条件,从总体分析的思想出发,提出了直接以完成布线通道区所需面积最小化为目标的分层布线算法。实验结果表明,通道区布线面积和通孔的数目比基于横竖分层的布线算法有较大减少,对于Deutsch's difficult example,该算法获得18个 track 解。     

一个带串扰限制的L-型通道集成电路布线优化算法

针对 L -型通道集成电路布线问题 ,给出一个带有串扰限制的优化布线算法 .此算法思想也适用于解决矩形通道、十字型通道等各种不同类型单层通道的布线问题 .文章的最后对算法的时间复杂性进行了简要的分析     

不等间距不等宽度端口的通道布线算法

本文提出了一种适用于标准单元具有不等间距和不等宽度端口时的通道布线算法。该算法在垂直约束图和重迭区表示图的基础上，对线网进行分析和权重计算，优选线网加以布线。通过若干实例运算表明，该算法通过若干实例运算表明，该算法是一种有效和实用的算法。     

积木块总体布线中残余区的利用

本文提出了一个新的有效的积木块总体布线算法。本文通过定义“残余通道”的概念,在总体布线阶段使残余通道和主通道同时参与布线.从而使布线区域的利用率得到较大提高。本文还利用“最大割集最小化”的方法对初始总体布线的结果加以调整,使调整后的布线结果更加优化。     

解决布线过程中通道消失分解、合并问题的一种方法

在 VLSI 积木块布图设计模式中,模块的移动会引起通道图发生变化,影响布线的进行。本文给出了一种布线方法,用此方法可保证:任给一个通道图,只要其 T 形约束图中无约束环,无论模块在布线过程中怎样平行移动,均可按照通道图正常布线。此方法已成功地应用在我们研制的 VLSI 版图 CAD 系统中。本文从理论上给予证明,并给出应用实例。     

一种建立在两个新的约束条件之上的四边通道区布线算法

提出 2个针对四边通道区布线问题的新的约束—行约束和列约束 .并在此基础上建立了布线算法 ,它包括线网分类 ,线网修改 ,顺序布线和改进线探索法 4个主要组成部分     

一种考虑拥挤度的布线模型及其算法

为提高超大规模集成电路(VLSI)布线的布通率,加快布线速度,提出一种总体布线和详细布线交替进行的多级布线算法.在每一级布线中对局部线网进行总体和详细布线,增加总体布线和详细布线间的交互性,利用代价函数,使用多种策略来优化布线结果,得到更为准确的布线资源估计,最终减少拥挤度,提高布通率.采用标准的测试例子集对所提方法进行测试,实验结果在一定程度上说明了算法的有效性.     

MCM布线中v4R算法的改进方法

对多芯片组件的布线方法提出了一种新的方法,以MCM布线中的四通孔算法（v4R）为基础,针对其易对图的拓扑结构信息丢失的缺陷,通过引入最小斯坦纳树（Minimum Steiner Tree,MST）,减少总布线层数,使总布线长度缩短,减小延迟,以达到总体布线结果优化。此外,针对v4R算法自动布线结果不均匀的缺点,引入预分配层进行手动预布线,使最后MCM总布线层数减少,软件模拟表明,改进算法有效利用了整个布线空间,在电特性方面使整体延时减小。     

布局中的布线拥挤度估计及其优化

针对版图设计阶段越来越严重的布线拥挤问题,提出了一种有效降低布线拥挤度的标准单元布局算法.它是在高质量线长优化布局之后对布线拥挤度进行单独优化.该算法使用一种新的改进的布线模型对芯片的布线情况进行估计,采用以线网为中心移动的优化方法解决局部区域内的布线拥挤问题.实验结果表明,该算法在使线网总长略微增加的同时使芯片的布线拥挤度问题得到了很好的解决.     

PCB布线的元胞蚂蚁算法研究

将元胞自动机思想引入到蚂蚁算法中,提出一种新的进化算法--元胞蚂蚁算法,通过算法的元胞演化机制对信息素的二次分配,有效地扩大了对解空间的覆盖率.将元胞蚂蚁算法应用于PCB布线问题,以路径最短和通孔数量最少化为目标,辅以分布布线、避障规则等手段,最后用Delphi实现.通过对一个实际布线问题的测试,得出了比Protel更好的布线结果.     

多芯片组件中时钟线无时延偏差的改进四通孔(v4R)算法

由于多芯片组件(MCM)布线中所使用的四通孔(v4R)算法在时钟线网布线中不考虑其无时延偏差的特殊布线要求，会使同步功能失控。针对这一缺陷，对MCM的时钟布线提出了一种新的方法。通过引入MMM(Method of Meansand Medians)方法，使得自动布线结果中，时钟源点到各作用单元的时延相等，从而改进了v4R算法。     

BDRouter:拐弯数密度驱动的总体布线算法

拐弯优化是布线阶段考虑的重要问题之一。该文提出了一种考虑拐弯优化的总体布线算法BDRouter来同时考虑减少布线拐弯数和拐弯密度。这有助于在布线阶段减少通孔并给必要的通孔增加可能的冗余通孔位置,以此来增强可制造性、可靠性和提高成品率。实验测试表明:该文算法与已有典型算法相比,在线长不增加或增加不超过10%的前提下,能够减少约50%的拐弯数,并降低约20%的拐弯数标准差。     

BDRouter:拐弯数密度驱动的总体布线算法

拐弯优化是布线阶段考虑的重要问题之一。该文提出了一种考虑拐弯优化的总体布线算法BDRouter来同时考虑减少布线拐弯数和拐弯密度。这有助于在布线阶段减少通孔并给必要的通孔增加可能的冗余通孔位置,以此来增强可制造性、可靠性和提高成品率。实验测试表明:该文算法与已有典型算法相比,在线长不增加或增加不超过10%的前提下,能够减少约50%的拐弯数,并降低约20%的拐弯数标准差。     

关于屏蔽布线系统的探讨

目前,屏蔽布线系统已经为越来越多的用户所认识,它在电磁兼容方面的良好性能也正在为越来越多的人所认可。屏蔽布线系统具有良好的电磁兼容性,可以提供安全、高速、稳定的信息传输通道。屏蔽布线系统拥有一套完整的屏蔽、接地体系,提供最完整、最全面的电缆、部件及端到端全屏蔽解决方案,以满足当今网络日益提升的需求。对于屏蔽布线系统而言,接地是至关重要的过程,只有正确有效地接地才能体现出屏蔽的优越性和价值。