CuNiSi引线框架材料的研究进展

引线框架材料是集成电路封装和半导体元器件的主要材料,起到支撑和固定芯片、传输电信号和散热的作用。CuNiSi合金材料具有高的强度、较高的导电率,而且价格低廉,近年来作为引线框架材料得到了很大的发展。简单介绍了国内外铜合金引线框架材料的发展状况,综述了CuNiSi引线框架材料的研究现状,并对其发展前景进行了展望。     

基于集成电路芯片封装问题的探讨

集成电路芯片封装,不同的处理设备就有不同的处理芯片,芯片是电子设备的核心,其设计、制造、封装、测试等过程对芯片有很大影响。本文从集成电路芯片封装技术的发展形式、特点、失效及发展趋势等方面进行简单探讨。     

3D叠层封装集成电路的缺陷定位方法

三维(3D)叠层封装集成电路是高性能器件的一种重要封装形式,其独特的封装形式为失效定位带来了新的挑战.文中融合实时锁定热成像和X射线探测技术,提出了一种3D叠层封装集成电路缺陷定位方法.该方法首先利用X射线探测技术从器件的正面、侧面获取电路内部结构并成像,进而确定芯片的装配位置及面积、芯片叠层层数、引线键合方式;然后利用锁定热成像技术获得缺陷在封装内部传播的延迟信息及在封装内部xy平面上的信息,通过计算不同频率下的相移来确定叠层封装中缺陷在z轴方向的位置信息.对某型号塑料封装存储器SDRAM中缺陷的定位及对缺陷部位的物理分析表明,锁定热成像与X射线探测技术相结合,可以在不开封的前提下进行3D叠层封装集成电路内部缺陷的定位.     

集成电路引线框架的热性能分析

介绍了AutoTherm软件热分析流程,通过仿真分析了集成电路封装中引线框架的形状、厚度、材料等参数对集成电路热性能的影响,提出了设计具有良好导热性能引线框架的条件,即尽量选用导热系数大的合金材料做引线框架.     

IC引线框架产品简介及其模具设计和制造

近年来,随着我国信息技术的大力发展,信息技术行业已经取得了长足的进步,IC引线框架作为集成电路内部重要的零件,起着连接外部导线的桥梁作用。引线框架是连接集成电路内部芯片和外部导线的一个重要器件,其是独立存在于整个电子产品中的元件,起着桥梁作用的同时又兼具支撑整个产品的功能。集成电路的引线框架来说,一般引线脚越多,引线脚间距就会随之缩小,对制造框架的模具的要求就会越严格,生产厂家设计与制造引线框架模具的难度也会相应提升。该文主要介绍了相关的IC引线框架产品,详细阐述了模具的设计及制作流程,并针对工厂制造中容易出现失误的地方提出有效、可行的解决方案,供同行参考。     

芯片国产化背景下无锡集成电路产业发展路径研究

集成电路在"中国制造2025""互联网+"等行动计划中起着举足轻重的作用,中兴、华为事件也使国民感知"无芯之痛",无锡作为国家微电子创新发展高地之一,在集成电路设计、晶圆制造、芯片封装测试等领域整体发展态势良好,但在发展中也遇到一些问题,例如在比重上设计产业偏低、项目资金不足、集成电路人才短缺。该文从加强集成电路产业链协同创新、集成电路产业投资取向、专业人才培养和创新产业发展等方面开展研究,以促进无锡集成电路产业有效发展。     

集成电路芯片产业分工模式的新演进与模块化研发

集成电路(IC)芯片是工业大脑。在集成电路芯片领域,产业分工模式不断演进,芯片设计与制造模式从早期的全产业链(IDM)模式到代工制造(Foundry)、无工厂设计(Fabless)模式演进到最近的无芯片设计(Chipless)模式。我国当前的芯片核心研发领域薄弱,在面对美国的"贸易战"中处于不利地位。迫切需要借助无芯片设计模式,结合模块化的研发生产方式,形成围绕核心企业的芯片设计的大网络生态,突破芯片研发技术壁垒,从而推动我国的集成电路芯片产业快速提升。     

IC卡及其应用系统

一、认识IC卡 IC卡,又名集成电路卡(Integrated Circuit card)或智能卡,它是将一块集成电路芯片镶嵌于塑料基片中,由此封装而成的,其外形与信用卡相似.     

两种多芯片封装设计及电性能分析比较

集成电路发展迅速,为了提高芯片的集成度,高速高密的封装技术显得越来越重要。设计并分析了两种多芯片的封装实例,一种是二维多芯片封装,另一种是基于柔性基板的三维多芯片封装,并通过三维电磁仿真软件分别对它们进行了频域和时域的仿真。研究了关键信号的传输特性以及驱动和接收芯片间的信号眼图。对于两种封装形式,仿真结果表明在关键信号传输质量方面前者稍好于后者,但后者在减小封装面积和重量方面具有优势。     

芯片引线键合的快速图像定位研究

为实现芯片引脚及引线框架的精确定位,提出了一种改进型的视觉定位方法.该方法结合LOG算子的定位方法和Zernike正交矩的最小二乘椭圆拟合亚像素定位方法,分别对芯片引脚和引线框架进行了定位:对于芯片引脚采用LOG算子算法进行匹配定位,而针对引线框架图像则采用Zernike正交矩的最小二乘椭圆拟合亚像素方法进行定位.通过构建的芯片自动视觉定位平台,进行了相关定位实验.实验表明,芯片引脚及引线框架定位精度小于0.6像素,满足芯片封装应用要求.     

面向芯片引线键合的视觉精确定位方法

为了实现面向芯片封装的视觉精确定位技术,提高芯片引线键合的加工精度和效率,提出了一套结合快速傅里叶变换互相关和不变矩的视觉定位算法,构建了视觉系统实验平台,并进行了实验研究.针对芯片和引线框架图像的特点,分别提出了适合于芯片和引线框架的定位算法.对于芯片图像,采用快速傅里叶变换互相关算法进行匹配定位;对于引线框架图像,采用基于特征的不变矩方法进行匹配定位.使用显微视觉系统和二维运动平台构建了实验平台,进行了视觉定位实验.经过实验验证,定位精度均在亚像素级,芯片图像的定位精度小于0.4,像素（2,μm）,引线框架的位置精度小于0.5像素（2.3,μm）,转角的定位精度小于0.1°,能够满足芯片封装的要求,从而实现引线键合的视觉精确定位.     

基于Cavity基板技术的堆叠芯片封装设计与实现

介绍了一种适用于堆叠芯片的封装结构。采用层压、机械铣刀开槽等工艺获得Cavity基板,通过引线键合(wire bonding,WB)和倒装焊(flip chip,FC)两种方式实现堆叠芯片与基板的互连,并将堆叠芯片埋入Cavity基板。最后,将包含4款有源芯片和22个无源器件的小系统高密度集成在一个16 mm×16 mm的标准球栅阵列封装(ball grid array,BGA)封装体内。相比较于传统的二维封装结构,该封装结构将封装面积减小了40%,封装高度减小500μm左右,并将堆叠芯片与基板的互连空间增加了2倍。对这款封装结构的设计过程进行了详细的阐述,并验证了该封装设计的工艺可行性。     

集成电路产业封装测试领域共性技术识别研究——基于专利计量的视角

考虑到共性技术的识别可以实现精准分配资源从而推动产业技术升级、经济持续增长和提高产业的全球竞争力,基于专利的社会网络分析法,构建了专利技术共现网络及专利共被引网络,并分析了全球集成电路封装测试技术的专利增长趋势及共性技术领域。研究发现,1980年以来封装测试技术专利申请量呈指数增长,并且识别出集成电路封装测试领域的共性技术集中在H01L021、H01L023、H01L025及G01R031,涵盖蚀刻工艺、封装涂层、引线装置、安装架、电性能测试等工艺流程。     

集成电路封装、组装和互连

集成电路（IC）技术的迅速发展，对IC封装提出了越来越苛刻的要求。作为IC的”芯片载体”，IC封装不仅要满足Ic的电磁兼容、物理支撑、热管理等方面的要求，更要保持足够高的性能价格比。技术及市场的需求促使IC封装技术不断进步。     

信息传真

上海张江形成三条产业链上海张江形成三条产业链集成电路产业链——随着中芯国际、宏力半导体和上海贝岭三家8英寸芯片生产线的落户,张江集聚了集成电路上下游及配套企业100多家,形成了“芯片设计——光掩膜——芯片制造——封装测试”的集成电路产业链。目前,张江拥有全球有影     

扫描声学显微镜在半导体封装失效分析中的应用及前景

扫描声学显微镜(SAM)是封装流程中质量控制和非破坏性检测最常用的诊断工具。那么,SAM在芯片集成封装的失效分析中,尤其是在最新型的倒装芯片封装(FCxGA)和多芯片叠加封装(MMAP)中,又该如何运用呢?     

集成电路酝酿“大手笔”发展

<正>集成电路作为国民经济和社会发展的战略性、基础性和先导性产业,多年来一直备受国家关注,"棱镜门"事件爆发后,与信息安全相关的芯片产业更是被提升至国家战略高度。据悉,一支规模高达千亿元的集成电路扶持基金,正在紧锣密鼓地筹划成立。如果基金顺利落实,这项基金的总规模将超过近10年整个国内集成电路产业的总投入。这对集成电路产业发展而言,无疑是一个重大利好。     

高温功率循环下绝缘栅双极型晶体管失效特征及机理分析

结合绝缘栅双极型晶体管(IGBT)模块结构和工作的不同阶段,分析了IGBT失效类型及其失效机理。深入分析了影响IGBT工作寿命的3种封装失效类型及失效机理。高结温、大温度梯度极端工作方式下主要的封装失效类型是键合引线失效,由某一根或几根过载引起电流分配不均引发,失效前压降大,热阻基本不变。通过分析得到IGBT模块的寿命值近似服从Weibull分布。实验过程中结合各类显微镜和红外热像仪得出的失效特征分布规律表明:经过功率循环后的芯片表面中心区域、边缘绝缘保护环原胞结构均由规则点阵变化为点阵中出现小的黑圈、空穴、裂纹,变得不再规则;各物理层接触面间的缺陷由芯片向下呈递减趋势;IGBT模块各物理层不平整度由基板向上呈递减趋势。通过实际实验发现,可将压降的突变位置作为IGBT可靠性评估的标准。     

功率器件芯片封装和静电放电失效分析

针对一般失效机理的分析可提高功率半导体器件的可靠性.利用多种微分析手段,分析和小结了功率器件芯片的封装失效机理.重点分析了静电放电(electrostatic discharge,ESD)导致的功率器件失效,引入了ESD电热理论模型.实验证明,该模型能快速准确地分析金属引线的抗ESD强度.     

混合型多层基板的电磁兼容性研究

混合型多芯片组件(MCM-C/D)是一种高级类型的多芯片组件,它具有非常好的电气性能.随着集成电路逐渐朝小型化、高密度、高速度方向发展,随之产生的互连线间的电磁干扰和信号延迟问题日趋严重,很大程度上制约了多芯片组件的快速发展.通过建立MCM-C/D的封装模型,依靠CST微波仿真软件来研究信号线间的电磁干扰,通过分析仿真结果来优化基板的布局和电路走线.