低密度奇偶校验码在数字信号处理器上的实现

研究低密度奇偶校验码(LDPC)的数字信号处理实现,并采用TMS320C5409DSP芯片进行算法实现.优化和积算法中的具体运算,调整译码顺序,将硬判决放入变量节点中运算,校验和放入校验节点运算中,避免重复寻址,给出与现场可编程门阵列的通信方法.在时钟频率为20 MHz,译码迭代次数为10次时,测试得到的速率为20.4 kbit.s-1.     

低密度奇偶校验码构造方法研究与仿真

本文对目前广泛应用于信道编码的低密度奇偶校验（LDPC）码进行了研究,重点分析了LDPC码校验矩阵的构造方法,针对随机构造的PEG以及QC—PEG算法和基于结构化构造的FG方法进行了仿真分析,得到了良好的误码率性能。     

低密度奇偶校验码的低复杂度迭代译码算法

迭代大数逻辑(iterative majority-logic decoding, IMLGD)译码算法是低密度奇偶校验(low-density parity-check,LDPC)码的一类重要的迭代译码算法。相对LDPC码基于置信传播准则的译码算法,IMLGD译码算法的复杂度有所降低,但是性能有所下降。针对这一问题,提出了一种修正迭代大数逻辑译码算法(modified iterative majority-logic decoding,MIMLGD)。该算法利用校验方程的置信度对译码迭代过程中的各比特外信息进行修正。仿真结果表明,提出的MIMLGD译码算法相对于原始迭代大数逻辑译码算法在同样信噪比下具有更低的误比特率。此外,该算法保持了IMLGD译码算法的低复杂度特征,并且避免了对于特定的码搜索修正因子的过程,具有良好的通用性,是实际应用的良好选择。     

低密度奇偶校验码及其应用研究

阐述了LDPC码的发展、定义、构造方法及其译码思想.在此基础上,对LDPC码与Turbo码在编译码方面以及性能方面作了分析和比较,结果表明LDPC码的整体性能要优于Turbo码.最后,探讨了LDPC码的应用,特别是LDPC码在OFDM系统中的应用.     

多参数可调的低密度奇偶校验码编译码系统

低密度奇偶校验(low-density parity-check,LDPC)码是具有逼近香农(Shannon)极限的一种好码,且灵活性强,描述简单,是信道纠错编码技术的研究热点。针对某通信系统,为了使信息传输能够适应多种情况的需求,在LDPC码编译码原理的基础上设计了具有独特字插入功能、编码参数逐帧可变的编译码系统,同时采用信息位校验位打散功能的设计方法,可实现信息加密。不同码长的编译码模块采用复用的方案,随机存取内存(random access memory,RAM)按照最长码长设计,降低资源占用率。在加性高斯白噪声(additive white gaussian noise, AWGN)信道下基于最小和译码算法完成性能分析。仿真结果表明,该设计方案能够实现码长、迭代次数、打散方式、独特字插入等多参数可调的LDPC码编译码系统,且信息传输性能良好,资源占用率低。     

一种构造低密度奇偶校验码校验矩阵的方法

本文提出一种构造低密度奇偶校验（LDPC）码校验矩阵的方法,该方法通过半随机产生奇偶校验矩阵后,消去周长为4的短环来实现。仿真结果表明,此方法可以有效避免短环对LDPC码的性能影响,使得译码性能显著提高,并且性能随着码长的增加而不断改善。     

非规则低密度奇偶校验码译码器的结构设计和优化

提出了一种通用的非规则低密度奇偶校验码译码器,可适用于通过单位阵准循环移位扩展构造的任意行重非规则LDPC码.该译码器通过调整译码存储单元的存储内容而节省了一个交织网络.同时,针对处理非规则LDPC码译码过程中由行列重差异所引起的流水冲突,提出了优化的插入空闲等待时钟周期方法以及预处理方法,有效地避免了流水冲突,从而保证了该译码器的高吞吐量以及译码性能.     

基于数据打孔混合ARQ方案的低密度奇偶校验码构造方法

为了在不增加低密度奇偶校验码编译码复杂度的条件下,改善数据打孔混合重传请求的系统吞吐量,给出了一种改进的矩阵构造和打孔方案,增强了校验比特的可靠度并提高了打孔译码的性能.由于每次重传接收端要做2次迭代译码,所以同时优化这2次迭代译码的噪声门限值,用密度演变算法给出了一种更加适合该协议的非规则分布.数据吞吐量的仿真结果显示,改进分布和构造的码字明显优于原有的码字.     

一类低密度校验码的构造

利用有限域构造了一类新的部分平衡不完全区组没计,并利用它们构造一类低密度校验(low density parity check,LDPC)码,其最小环长至少为6,码率的选取具有很大的灵活性,且可具有拟循环结构.计算机仿真结果表明,这种方法构造的LDPC码在加性高斯白噪声信道中BPSK调制下用和积迭代译码性能很好.     

基于双原模图低密度奇偶校验码的联合信源信道编译码系统优化设计

香农经典信息论表明信源信道分离编码是渐进最优的,然而该理论自身的局限性使其在实际应用场景中的性能并不是最优的.与传统的信源信道分离级联系统相比,联合信源信道编译码系统可以更加有效地挖掘信源或者信道的特征,进而获得更好的性能,更适合未来无线通信的需求.本文主要基于双原模图低密度奇偶校验(double protograph...     

LDPC码高速译码器的设计与实现

通过对LDPC码(低密度奇偶校验码)的迭代译码算法的分析,提出了一种同时能够对两个码字进行译码,使得译码器中的变量节点和校验节点交替被两个码字使用的译码器结构。该结构不仅适用于全并行结构的LDPC码译码器,也适用于目前广泛采用的半并行结构译码器。以此结构为基础,实现了一个长度为1008bit,改进半并行结构的LDPC码译码器。此结构能够充分利用现有半并行结构译码器的逻辑资源,将译码器数据吞吐率提高近一倍。测试结果表明,本文实现的译码器的有效信息速率达到45Mbps。     

一类规则LDPC码构造及其部分并行译码器设计

最近,LDPC(Low Density Parity Check)码引起了广泛的关注,但由于在实际的运用中缺乏有效的译码器硬件设计方案,从而使得LDPC码的运用受到一定的限制.本文提出一种译码联合构造LDPC码的方法,通过此方法构造的(j,k)规则LDPC码不仅具有很好的纠错性能,同时适合用部分并行来实现译码.     

LDPC码在二进制对称信道下的性能分析

低密度校验码(LDPC)是一类线性分组纠错码,和积传递算法是LDPC码迭代译码算法中的常用算法.在此基础上研究了二进制对称信道(BSC)下LDPC码的消息传递迭代译码算法,对其误码特性进行了仿真,并用密度进化方法仿真了校验节点、变量节点的概率密度在迭代过程中的收敛情况.结果表明在给定的信道门限下LDPC码具有良好的纠错性能.     

基于DVB-S2的高速多码率LDPC编码器的FPGA设计与实现

针对DVB-S2标准中的低密度奇偶校验(LDPC)码,提出了一种LDPC编码器设计结构. 该结构巧妙地利用了输入数据的随机特性,显著降低了计算电路的功耗. 在此基础上,提出了两路并行的编码器设计方法,将编码器可处理的信息速率提高到原来的2倍. 在现场可编程门阵列(FPGA) XC4VLX25-10SF363上实现了两路并行的多码率LDPC编码器. 经实验测试表明,编码器工作稳定,处理速率高达328Mbit/s,可满足同步数字传输体系(SDH)高速传输的应用需求,同时,该编码器具有通用性,经过重新配置可实现具有类似校验矩阵的LDPC编码.     

LDPC 码改进型LBP 译码算法研究

针对LDPC(Low Density Parity Check) 码分层( LBP: Layered Belief Propagation) 译码算法计算复杂度高、不易于硬件实现的问题, 提出一种改进算法。该算法首先引入函数f(x)使LBP译码算法的计算复杂度大大降低; 同时引入具体参数校正因子和偏移因子, 提升译码性能。仿真结果表明, 改进后的算法相比LBP 算法在计
算复杂度降低的同时, 也提升了译码性能, 从而达到了易于硬件实现的目的。     

采用加权置信传播算法的LDPC码性能分析

LDPC码置信传播译码算法中,由于环路的存在,影响迭代译码的性能和迭代译码的收敛性。为减小这一影响,在迭代译码算法中引入加权因子,采用迭代加权的译码方法。该算法可使迭代信息趋于平稳,增加译码可信度,减少迭代次数,加快迭代译码的收敛,从而改善译码性能的方法。仿真结果表明,这种方法对最小环长小且环长分布较均匀的中短码长的码子性能影响较大。     

码率自适应原模图LDPC码的设计

无线通信信道的时变性,使得纠错编码必须具备码率自适应的功能。原模图低密度奇偶校验码（low density parity check code,LDPC）可通过删余和扩展实现码率自适应,并能解决传统LDPC码编码复杂度高的难题。将具有原模图结构的AR4JA码（accumulate repeat-4 jaggedaccumulate code）作为母码,提出“逐节点删余”算法,实现AR4JA码率从0.5～0.8的变化,利用矩阵扩展实现码率从0.5～0.25的降低。在加性高斯白噪声信道（additive white Gaussian noise,AWGN）下的仿真结果表明,在BER为10-6数量级处,结合删余和扩展方法构造的码率自适应AR4JA码并未出现错误地板。     

基于可靠率的改进的LDPC码BF译码算法

相对于低密度奇偶校验(LDPC)码置信传播(BP)译码o(n2)数量级的计算复杂度,比特翻转(BF)译码算法的计算复杂度只有o(n),然而其译码性能却有很大降级.为此,该文提出了一种改进的BF算法.该方法使用了可靠率来衡量所有参与同一校验的信息节点对校验没有满足的贡献,以较低的计算量增加为代价在译码中引入软信息的使用,从而使BF的性能有了较大提升.理论分析表明其复杂度为o(n),仿真结果表明,与加权的比特翻转译码算法比较,新算法在信噪比为7 dB时,误码率由10-3数量级改善为10-4.